Transistor GaN sur Si 200mm compatible CMOS pour l'amplification de puissance en bande Ka : optimisation de l'empilement de grille

Transistor GaN on Si 200mm CMOS compatible for Ka band amplification : optimization of gate stack

• Auteur / Autrice : Antoine Chanuel
• Direction : Christophe Gaquière
• Type : Thèse de doctorat
• Discipline(s) : Electronique, microélectronique, nanoélectronique et micro-ondes
• Date : Soutenance le 13/12/2022
• Etablissement(s) : Université de Lille (2022-....)
• Ecole(s) doctorale(s) : École doctorale Sciences de l’ingénierie et des systèmes (Lille ; 2021-....)
• Partenaire(s) de recherche : Laboratoire : Institut d'Electronique, de Microélectronique et de Nanotechnologie - Laboratoire d'électronique et de technologie de l'information (Grenoble ; 1967-....)
• Jury : Président / Présidente : Philippe Ferrari
• Jury : Examinateurs / Examinatrices : Stéphane Piotrowicz, Philippe Altuntas, Chloé Bouexiere, Erwan Morvan, Olivier Noblanc, Nicolas Defrance
• Jury : Rapporteurs / Rapporteuses : Jean-Guy Tartarin, Nathalie Labat

Mots clés

Mots clés contrôlés

Amplificateurs haute fréquence

Ondes millimétriques

MOS complémentaires

Silicium -- Substrats

Nitrure de gallium

MOS (électronique)

Mots clés libres

Bande Ka

Grille de transistor

GaN/Si

Transistor

CMOS compatible

Ka band

Gate

Résumé

La brique de grille des transistors GaN nécessite un dimensionnement plus compact avec une longueur plus courte (Lg~150 nm) et une barrière plus fine (<10 nm) pour le fonctionnement en bande Ka (~30 GHz). De plus, la compatibilité de fabrication avec les technologies CMOS implique de modifier les techniques de fabrications et les métallisations sans dégrader les performances. Après avoir rappelé les enjeux du développement des technologies GaN/Si compatibles CMOS autour de 30 GHz, le procédé de fabrication des premiers transistors GaN sur substrat silicium 200 mm pour les applications radiofréquence développé au CEA Leti est présenté. L'influence des procédés de fabrications sur les performances électriques est ensuite étudiée en comparant plusieurs plaques démontrant des résultats d'amplification encourageants (PAE=40 % and Pout=2,4 W/mm à 30 GHz). Une analyse des facteurs limitant le fonctionnement en fréquence du transistor est ensuite menée à l'aide de caractérisations petit-signal réalisées à l'IEMN. Finalement, des aspects préliminaires sur la fiabilité des composants sont abordés en observant les variations des performances électriques après des recuits successifs ainsi qu'en extrayant la résistance thermique de deux empilements GaN/Si.

Scaling down transistor's dimensions for high frequency applications creates technological challenges in order to mitigate short channel effects and gate leakage. Moreover, the development of GaN on silicon technology with CMOS compatible process is the key to meet the requirements for large-scale production at a lower cost. In this manuscript, we review the major stakes for the evolution of GaN/Si technologies with CMOS process compatibility and we present the first HEMT on 200 mm silicon substrate developed at CEA Leti for Ka band applications. During the third chapter, the influence of processes on the electrical performance is studied through the comparison of different wafers and promising large-signal results are shown (PAE=40 % and Pout=2,4 W/mm at 30 GHz). Then, the transistors are characterized with small-signal measurements performed at IEMN, in order to identify the limiting factors for higher frequency applications. Finally, the last chapter present preliminary aspects on reliability with the evolution of electrical characteristics after cumulative annealings and the extraction of thermal resistance on two GaN on silicon stacks.