Approches numériques de conception CEM de cartes électroniques basées sur les techniques d'apprentissage

Numerical calculation approaches to EMC design of electronic boards based on learning techniques

• Auteur / Autrice : Alexandre Plot
• Direction : Philippe Besnier, Béatrice Azanowsky
• Type : Thèse de doctorat
• Discipline(s) : Electronique
• Date : Soutenance le 26/03/2024
• Etablissement(s) : Rennes, INSA
• Ecole(s) doctorale(s) : École doctorale Mathématiques, télécommunications, informatique, signal, systèmes, électronique (Rennes ; 2022-....)
• Partenaire(s) de recherche : Entreprise : Thales SIX/GTS France
• Partenaire(s) de recherche : Laboratoire : Institut d'Électronique et de Télécommunications (Rennes)
• Jury : Président / Présidente : Geneviève Duchamp
• Jury : Examinateurs / Examinatrices : Philippe Besnier, Béatrice Azanowsky, Lionel Pichon, Christophe Guiffaut, Sonia Ben Dhia
• Jury : Rapporteurs / Rapporteuses : Lionel Pichon, Christophe Guiffaut

Mots clés

Mots clés contrôlés

Conception technique

Électronique

Circuits imprimés

Compatibilité électromagnétique

Mots clés libres

CEM

Métamodélisation

Malédiction de la dimensionnalité

Conception de cartes électroniques

EMC

Surrogate modeling

Curse of dimensionality

Electronic board design

Résumé

L’évolution constante des technologies des systèmes électroniques pose un défi du point de vue des performances de compatibilité électromagnétique (CEM). La nécessité de concevoir des équipements conformes aux normes CEM dès la première itération implique de prendre en compte la CEM dès les premières étapes de la conception. Ce mémoire s’intéresse à la conception CEM de cartes électroniques sous l’angle de la métamodélisation. L’utilisation d’une telle technique, permettant de se substituer à un modèle physique coûteux à calculer, présente un défi triple impliquant le choix d’une méthode appropriée, la détermination du nombre de données d’apprentissage, et les limites rencontrées dans le contexte de l’augmentation de la dimension (nombre de variables de conception). Cette thèse a permis de proposer une méthodologie complète répondant d’une part à la problématique de l’obtention d’un métamodèle fiable, et d’autre part au défi de l’analyse CEM de cartes électroniques. Un processus d’apprentissage systématique, reposant sur l’identification des variables prépondérantes et la mise en concurrence de plusieurs métamodèles dans un processus itératif d’apprentissage, est mis en place. Le métamodèle est ensuite utilisé comme modèle paramétrique du circuit imprimé, capable de calculer des grandeurs caractéristiques de performances CEM. La réalisation d’analyses de sensibilité et de criticité des paramètres de circuits imprimés, permet d’établir des règles de routage favorisant une conception CEM plus saine de la carte. Plusieurs situations physiques de conception sont étudiées afin de valider la méthode d’apprentissage et de confirmer la pertinence des règles de conception établies.

The constant evolution of electronic systems technologies presents a challenge in terms of electromagnetic compatibility (EMC) performance. The need to design equipment compliant with EMC standards from the first iteration requires considering EMC in the early stages of design. This thesis focuses on EMC design of electronic boards from the perspective of surrogate modeling. The use of such a technique, substituting for a costly-tocalculate physical model, poses a triple challenge involving the choice of an appropriate method, determining the number of learning data, and addressing limits in the context of dimension increase (number of design variables). The thesis proposes a comprehensive methodology addressing the training of a reliable metamodel and the challenge of EMC analysis of electronic boards. A systematic learning process, based on identifying significant variables and competing multiple metamodels in an iterative learning process, is established. The metamodel is then used as a parametric model of the printed circuit board, able to compute characteristic EMC observables. Conducting sensitivity and criticality analyses of printed circuit parameters helps establishing routing rules favoring a healthier EMC design of the board. Several scenarios are studied to validate the learning method and confirm the relevance of the established design rules.