Thèse soutenue

Un système de détection d'intrusion léger basé sur l'hôte utilisant un moniteur assisté par matériel pour détecter les attaques sans fil ciblant les dispositifs IoT contraints

FR  |  
EN
Auteur / Autrice : Mohamed El Bouazzati
Direction : Guy GogniatPhilippe Tanguy
Type : Thèse de doctorat
Discipline(s) : Informatique et architectures numériques
Date : Soutenance le 05/12/2023
Etablissement(s) : Lorient
Ecole(s) doctorale(s) : École doctorale Mathématiques et sciences et technologies de l'information et de la communication en Bretagne Océane (Brest)
Partenaire(s) de recherche : Laboratoire : Laboratoire en sciences et techniques de l'information, de la communication et de la connaissance
Jury : Examinateurs / Examinatrices : Daniela Dragomirescu, Pierre-François Gimenez, Russell Tessier
Rapporteurs / Rapporteuses : Vincent Nicomette, Aurélien Francillon

Résumé

FR  |  
EN

La croissance rapide des applications de l'Internet des objets (IoT) dans divers secteurs a entraîné une augmentation significative du nombre d'appareils IoT. Cela a conduit au déploiement de nom- breux protocoles IoT pour offrir une connectivité accrue. Cependant, cette adoption extensive les a également rendus vulnérables aux attaques. En particulier, les attaques visant les capacités de communication sans fil représentent une menace importante. De telles attaques exploitent di- verses vulnérabilités dans l'unité de connectivité sans fil, compromettant ainsi leur sécurité. Pour contrer cette menace, nous proposons un Système de Détection d'Intrusion Hôte (HIDS) contre les attaques sans fil. Ses composants sont personnalisés pour prendre en charge les terminaux IoT utilisant des protocoles de débit de données basse fréquence dans les domaines gigahertz (GHz) et sous gigahertz (sub-GHz). Le HIDS déploie un traceur matériel pour surveiller la microarchitec- ture et les métriques réseau en utilisant des compteurs de performances matériels (HPCs). Il ef- fectue une trace des données pour une unité de connectivité sans fil basée sur une architecture RISC-V 32 bits. Nous évaluons l'efficacité du HIDS dans la détection d'attaques par injection de paquets et de brouillage. Notre mise en œuvre FPGA du HIDS présente un surcoût en logique d'environ 14% et une pénalité de fréquence de fonctionnement et de taille de code de moins de 1% pour un processeur RISC-V.