4G  AIS-31  ASIC  Accélérateur matériel  Adéquation algorithme-architecture  Aes  Algorithme Karatsuba  Algorithmes bio-inspirés  Allocation de Tâches  Allocation de ressources  Analyse  Analyse de covariance  Analyse de textures  Arbre de défaillances  Architecture big.LITTLE  Architecture de Processeur  Architecture des réseaux d'ordinateurs  Architecture multicoeur adaptable  Architecture reconfigurable  Architectures many-core  Architectures multicoeurs / multiprocesseurs  Architectures parallèles  Attaque laser  Attaque par canal auxiliaire  Attaque par canaux auxiliaires  Attaque par déni de service  Attaque par faute  Attaque par rejeu  Attaques en faute  Attaques matérielles  Attaques par canaux cachés  Boot  Calcul de haute performance  Calcul intensif  Capteur  Caractérisation  Chevaux de Troie Matériels  Chiffrement  Chiffrement homomorphe  Chiffrement homomorphique  Chiffres  Circuits intégrés  Circuits intégrés numériques  Circuits intégrés à la demande  Circuits intégrés à très grande échelle  Circuits malicieux  Co-simulation  Cohérence  Communications  Compilation  Composants logiciels  Compromis exploration-exploitation  Compteurs de performance et machine learning  Conception pour la sécurité  Consommation d'énergie  Contre-mesures  Contre-mesures électroniques  Corruption de mémoire  Crypto calculs  Cryptographie  Cryptographie à clé publique  Cryptoprocesseur multi-coeur  Cyberdéfense  DSP  Dispositifs de sécurité  Dispositifs logiques programmables  Domotique  Débogage  Débogage matériel  Détection MIMO  Détection d'erreur  Détection de défaut  Eco-Radio  Efficacité énergétique  Electromagnétique  Embedded software  Evaluation de la sécurité  Exploration d'architecture  FHE  FIltrage  FPGA  Facteur de l'importance  Faisceaux laser  Fiabilité  Filtres  Flot de génération  Fpga  Generation flow  Gestion de MPSoCs  Gestionnaires de température  Gestionnaires d’énergie  Générateur de nombres aléatoires  Générateurs de nombres aléatoires  HDCRAM  Hardware  Heterogeneous MPSoC  High-performance computing  Hiérarchie Mémoire  Hiérarchie de mémoire  Hétérogène  IDM  Implémentation FPGA  Implémentation logicielle  Implémentation temps réel embarquée  Ingénierie des systèmes  Ingénierie dirigée par les modèles  Internet des Objets  Internet des objets  Jitter  LTE  Le modèle de programmation hybride  Logiciel embarqué  Lua  MPSOC  MPSoC  MPSoC hétérogène  Marte  Matrices de covariance  Microcode  Microprocesseurs  Microprocesseurs multi-coeurs  Microélectronique  Middleware  Modbus  Modèles mathématiques  Modélisation  Modélisation TLM  Modélisation multi-vues  Modélisation stochastique  Monitoring  Moore, Loi de  Mpsoc  Mram  Multiprocesseur symétrique  Multiprocesseurs  Mémoire cache  Mémoire partagée répartie  Méta-modélisation  Métastabilité  Méthodes de protection  NIST  NOC  Nid de boucles  Niveau fonctionnel de l'abstraction  NoC  Nombres aléatoires  Optimisation  Ordinateurs -- Accès -- Contrôle  Ordinateurs -- Mémoires magnétiques  Ordonnancement  Ordonnancement  Oscillateurs  Oscillateurs en anneau  Parallélisme  Parallélisme  Patterns binaires locales  Plate-forme multiprotocolaire  Power-ArchC  Programmation parallèle  Programmation parallèle  Protection de l'information  Protocoles Industriels  Protocoles de cohérence  Prototypage  Prototypage rapide  RISC-V  Radio Intelligente  Radio Logicielle  Radio cognitive  Radio logicielle  Radio logicielle sécurisée  Reconfigurable  Reconfiguration  Reconfiguration Partielle  Reconfiguration dynamique partielle  Reconfiguration partielle dynamique  Reconfiguration dynamique partielle  Retards programmables  Routeurs  Rowhammer  Rtos  Rupture  Réseau-sur-puce  Réseaux de capteurs  Réseaux de communication intégrés sur silicium  Réseaux locaux industriels  Réseaux logiques programmables par l'utilisateur  SCA  SDR  Semiconducteurs  Systèmes adaptatifs  Systèmes d'exploitation  Systèmes embarqués  Systèmes embarqués  Systèmes informatiques -- Mesures de sûreté  Systèmes sur puce  Sécurité  Temps réel  Test  UML  Électromagnétisme  

Guy Gogniat a rédigé la thèse suivante :


Guy Gogniat dirige actuellement les 2 thèses suivantes :

Informatique
En préparation depuis le 29-09-2021
Thèse en préparation

Electronique, microelectronique, optique et lasers, optoelectronique microondes robotique
En préparation depuis le 24-09-2020
Thèse en préparation


Guy Gogniat a dirigé les 10 thèses suivantes :


Guy Gogniat a été président de jury des 8 thèses suivantes :

Electronique, microélectronique et nanoélectronique et micro-ondes
Soutenue le 17-12-2021
Thèse soutenue

Electronique, microelectronique, optique et lasers, optoelectronique, microondes robotiques
Soutenue le 30-11-2018
Thèse soutenue
STIC (sciences et technologies de l'information et de la communication) - Cergy
Soutenue le 14-01-2014
Thèse soutenue

Guy Gogniat a été rapporteur des 26 thèses suivantes :

Systèmes automatiques et micro-électroniques
Soutenue le 08-07-2020
Thèse soutenue
Systèmes automatiques et micro-électroniques
Soutenue le 29-08-2019
Thèse soutenue
Nano electronique et nano technologies
Soutenue le 14-12-2017
Thèse soutenue
Systèmes automatiques et micro-électroniques
Soutenue le 16-11-2017
Thèse soutenue
Systèmes automatiques et micro-électroniques
Soutenue le 02-12-2016
Thèse soutenue
Electronique et Télécommunications
Soutenue le 05-07-2016
Thèse soutenue
Systèmes automatiques et micro-électroniques
Soutenue le 29-03-2016
Thèse soutenue
SYAM - Systèmes Automatiques et Microélectroniques
Soutenue le 12-11-2013
Thèse soutenue
SYAM - Systèmes Automatiques et Microélectroniques
Soutenue le 25-09-2012
Thèse soutenue
SYAM - Systèmes Automatiques et Microélectroniques
Soutenue le 06-07-2012
Thèse soutenue

génie électrique, électronique, photonique et systèmes
Soutenue le 05-07-2010
Thèse soutenue


Guy Gogniat a été membre de jury des 2 thèses suivantes :