Electronique cryogénique pour l'ingénierie quantique

Cryogenic electronics for quantum engineering

• Auteur / Autrice : Loïck Le Guevel
• Direction : Gaël Pillonnet, A.G.M. Jansen
• Type : Thèse de doctorat
• Discipline(s) : Physique de la matière condensée et du rayonnement
• Date : Soutenance le 13/01/2023
• Etablissement(s) : Université Grenoble Alpes
• Ecole(s) doctorale(s) : École doctorale physique (Grenoble, Isère, France ; 1991-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire d'électronique et de technologie de l'information (Grenoble ; 1967-....)
• Jury : Président / Présidente : Sylvain Bourdel
• Jury : Examinateurs / Examinatrices : Salvador Mir, Fabio Sebastiano, Andreia Cathelin
• Jury : Rapporteurs / Rapporteuses : Joseph Bardin, Pietro Maris Ferreira

Mots clés

Mots clés contrôlés

Théorie quantique

Cryotechnique

Mots clés libres

Cryogénie

Ordinateur quantique

Electronique

Cryogenics

Quantum computing

Electronics

Résumé

Des milliers, voire des millions de signaux sensibles devront être acheminés à travers tous les étages de température d'un réfrigérateur à dilution pour faire fonctionner les futurs processeurs quantiques à grande échelle composés de nombreux bits quantiques (qubits). L'explosion du nombre de câbles coaxiaux thermo-conducteurs va submerger les capacités de refroidissement du réfrigérateur, au détriment du noyau quantique. Refroidir l’électronique de contrôle, aujourd’hui à températures ambiantes, à des températures cryogéniques pourrait permettre l’utilisation de câbles supraconducteurs, thermiquement isolant, et ouvrir la voie vers l’augmentation du nombre de qubits.Ces travaux de doctorat visent à explorer l'utilisation de la technologie CMOS FD-SOI 28nm à des températures cryogéniques pour des applications dans le calcul quantique. Notre premier objectif fut d'étendre les connaissances existantes sur les transistors FD-SOI 28 nm à des températures cryogéniques pour les aspects pratiques de la conception de circuits et plus tard pour le développement de modèles compactes.Pour accélérer la caractérisation de dispositifs CMOS, longue à cause de la durée inhérente des cycles de refroidissement, nous avons conçu un circuit intégré multiplexant un millier de transistors aux différentes géométries et empilements de grilles pour la mesure des caractéristiques courant-tension basses-fréquences et des disparités entre dispositifs identiques de 300 à 0.1K. Nous discutons et analysons le comportement en fonction de la température et de la géométrie des transistors en se concentrant sur des quantités importantes lors de la conception de circuits intégrés, telles que la transconductance, la conductance et le rapport de la transconductance sur courant de drain des transistors.Deuxièmement, nous explorons la co-intégration à basse température et l'intégration complète sur un même substrat silicium de dispositifs quantiques semi-conducteurs avec leur électronique classique visant à les mesurer jusqu’à des températures de l’ordre du millikelvin.Nous nous concentrons d'abord sur la mesure du courant à travers des puits quantiques en concevant et en caractérisant un amplificateur à transimpédance de faible puissance (TIA). L'amplificateur de fort gain permet de mesurer avec succès le courant à travers des dispositifs à un et deux puits quantiques, respectivement placés à quelques mm ou intégrés sur puce à quelques micromètres. Afin de tirer davantage parti de l'intégration sur le même substrat, nous avons connecté des oscillateurs commandés en tension dans la gamme GHz à l'une des portes du double puit quantique dans le but d'observer le pompage de charge discret au sein d’une unique puce.Finalement, nous avons abordé la mesure de la capacité de grille de dispositifs nanométriques en proposant un nouveau mode de mesure qui tire parti de l’électronique cryogénique et qui se substitue à la célèbre réflectométrie. En intégrant une source de courant commandée en tension et un amplificateur de tension opérant à des fréquences de l’ordre de 200 MHz à proximité immédiate du dispositif quantique et du résonateur, le circuit de lecture de la capacité de grille devient un circuit électronique discret sans ondes propagatrices, contrairement à la réflectométrie, pour une plus grande simplicité et meilleure compacité. Nous remplaçons même l'encombrante inductance passive utilisée en réflectométrie par une inductance active composée de transistors et de condensateurs, offrant une surface active réduite. Le circuit conçu mesure avec succès les variations de capacité de grille des transistors nanométriques à 4,2 K, ainsi révélant des effets quantiques oscillatoires dans la capacité de grille en fonction des tensions de grille.À la fin de cette thèse, une image est dépeinte concernant les futurs défis et obstacles liés à l'architecture et à la conception des circuits dans le but ultime d'entrer dans l'ère du calcul quantique à grande échelle.

Thousands to millions of sensitive signals will need to be conveyed through all the temperature stages of a dilution fridge to operate future large-scale quantum processors made of many quantum bits. The exploding number of heat-conductive coaxial cables will overwhelm the fridge cooling capabilities, detrimental to the quantum core. Moving the control electronics down to cryogenic temperatures allows the use of already-available superconducting cables, alleviating heat conduction between low-temperature stages, and appears as a clear path towards scalability in the number of operating qubits.This Ph.D. work aimed to explore the use of the industrial CMOS 28nm Fully-Depleted Silicon-On-Insulator (FD-SOI) technology at cryogenic temperatures for quantum computing applications. Our first objective is to extend the sparse existing knowledge about the FD-SOI 28nm transistors at cryogenic temperatures for practical aspects of circuit design and later for developments of compact models.To speed-up the characterization of single devices with the inherent hour-long cooling cycles, we designed an integrated circuit multiplexing a thousand of transistors for different geometries and gate-stack flavors for low-frequency measurement of the current-voltage characteristics and pair-matching analysis from 300 down to 0.1K. We discuss and analyze the evolution trends with varying geometry at different temperatures for important quantities in circuit design, such as the transconductance, the conductance, and the transconductance over drain current ratio of individual transistors.Secondly, we explore the low-temperature co-integration and the full on-chip integration of semiconductor quantum devices with classical electronics aimed at specific measurements down to the millikelvin range.We first focus on the sub-nanoampere current measurement of quantum dot devices by designing and characterizing a low-power transimpedance amplifier (TIA). The high-gain amplifier is successfully applied to measure the current across single- and double quantum-dot devices, respectively wire-bonded a few mm away or on-chip integrated a few micrometers-away. To further leverage the integration into the same substrate, we connected GHz-range voltage-controlled oscillators to one of the gates of the double dot in an attempt to observe discrete charge pumping in a fully-integrated device.Lastly, we tackled the measurement of the gate capacitance of single quantum devices by proposing a new measurement scheme making use of the cryogenic electronics capabilities as an alternative to the well-known reflectometry. By integrating a voltage-controlled current excitation and a voltage-sensing amplifier in the 200 MHz range, both in close proximity to the quantum device connected to an LC tank, the read-out circuitry of a variation in the device capacitance becomes a purely lumped-element system with impedance measurement of the resonant circuit without any wave propagation like in reflectometry. This approach increases simplicity and compactness of the measurement set-up. We even replace the bulky passive inductor used in reflectometry by an active inductor made of transistors and capacitors, offering improved scalability with a 3-orders of magnitude lower area for the same inductance. The resulting circuit successfully measured aF-capacitance variations of nanometric transistors at 4.2K revealing oscillatory quantum effects in the gate capacitance as a function of the gate and back-gate voltages.At the end of this dissertation, a picture is given with the challenges laying ahead related to circuit architecture and design for the ultimate goal of entering into the era of large-scale quantum processing.