Conception d’un récepteur à formation de faisceaux numérique pour petites cellules millimétriques 5G

Continuous-Time Bandpass (BP) sigma delta modulator (SDM)

• Auteur / Autrice : Zoltan Nemes
• Direction : Dominique Morche, Maurits Ortmanns
• Type : Thèse de doctorat
• Discipline(s) : Nanoélectronique et nanotechnologie
• Date : Soutenance le 30/06/2021
• Etablissement(s) : Université Grenoble Alpes
• Ecole(s) doctorale(s) : École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble ; 199.-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire d'électronique et de technologie de l'information (Grenoble ; 1967-....)
• Jury : Président / Présidente : Salvador Mir
• Jury : Examinateurs / Examinatrices : Sven Mattisson
• Jury : Rapporteur / Rapporteuse : Hassan Aboushady, Boris Murmann

Mots clés

Mots clés contrôlés

MOS complémentaires

Modulation numérique

Convertisseurs analogique-numérique

Ondes millimétriques

Mots clés libres

Passe-Band

Temps continu

Sigma-Delta

Continuous Time

Sigma-Delta

Bandpass

Résumé

Le réseau mobile de cinquième génération, ou 5G, tend à devenir le standard pour l’ensemble des communications sans fil. Il utilisera une plus grande portion du spectre. Les déploiements actuels se concentre sur la bande sous 6GHz. L’exploitation du spectre millimétrique commencera elle dans les années à venir. Il servira à fournir un service mobile large band amélioré sur de petites surfaces. Cespoints d’accès à couverture limitée s’appellent petite cellule et sont le sujet de ce travail de thèse. Le coeur de l’étude porte sur le récepteur de ces petites cellules, dans la bande à 28GHz. Elle se divise en trois parties. Une analyse système permettant d’établir les spécifications du récepteur, la proposition d’une architecture de récepteur innovante et une description et une évaluation de l’implémentation proposée.L’analyse système se base sur les indicateurs de performance clés de la 5G. En partant d’une architecture en ligne avec ces indicateurs, on dérive les spécifications requises du récepteur dans un scénario multi-opérateur. Une caractéristique spécifique de ces récepteurs est leur capacité à former des faisceaux à l’aide de larges tableaux d’antennes. Bien que cette approche ait le potentiel pour satisfaireles objectifs de la 5G, elle est plus complexe. Les nombreux paramètres (nombre d’antennes, topologie du tableau, …) engendrent beaucoup de configurations possibles et trouver l’optimum devient difficile. Une solution est de fixe un maximum de paramètres sur la base de considérations pratiques, permettant une analyse simplifiée.La formation de faisceaux se fait par la combinaison des signaux de plusieurs antennes pour recevoir les ondes provenant d’une direction privilégiée. Avant cette combinaison, les signaux sont retardés et pondérés. Le domaine dans lequel ces opérations sont faites défini l’architecture du récepteur. Si elles s’opèrent dans les domaines analogique, numérique ou une combinaison des deux, on parle de formation de faisceaux analogique, numérique ou hybride. L’approche numérique est la plus performante, mais la plus difficile à implémenter. Il faut une chaine complète de réception par antenne. L’analyse proposée montre que les performances requises pour ces récepteurs individuels sont relâchées, et que le défi se trouve dans la gestion en temps réel des données numériques.Ainsi, les récepteurs permettant une réduction du traitement numérique furent investigués. L’utilisation de Modulateurs Sigma-Delta (MSD), pour la conversion analogique numérique, peut réduire le traitement numérique, grâce à leur sur-échantillonnage et leurs signaux de sortie de faible résolution. L’un permet la réalisation d’un retard presque gratuit en sélectionnant les échantillons. L’autre fourni une multiplication bas coût, à base de multiplexer. Pour simplifier le récepteur, l’échantillonnage direct du signal RF fut investiguée. Le récepteur est alors réduit au MSD. C’est rendu possible grâce au souséchantillonnage.La fréquence d’échantillonnage reste élevée, et la fermeture de la boucle ainsi que la compensation du Retard de Boucle (RB) reste un défi. Un résultat majeur fut de montrer que certain MSD sous-échantillonnés pouvaient être réalisé sans compensation du RB et avec un temps de fermeture de boucle supérieure à une période d’horloge. Cela permet l’utilisation d’un quantificateur deux fois entrelacé en temps, et rend cette approche réalisable.En plus du quantificateur entrelacé, l’implémentation proposée présent des résonateurs à base de transformateurs. Le degré de liberté offert par le rapport entre les inductances du primaire et du secondaire est très utile pour améliorer la consommation énergétique. Bien que les résultats de simulations soient moins bons qu’escompté, ils sont suffisamment bons pour établir une preuve de concept. Une puce de test intégrant 8 récepteurs en parallèle fut envoyée en fabrication dans un procédé CMOS 28nm FDSOI de STMicroelectronics et reste à être mesuré.

The fifth-generation mobile network, or 5G, will become a standard for nearly all forms of wireless communication. In that purpose, it will use a larger part of the spectrum. The sub-6GHz 5G is currently being deployed. The millimeter wave spectrum exploitation will start in the coming years. This part of the spectrum is envisioned to provide enhanced Mobile Broad Band (eMBB) over small areas. Theseaccess points with limited coverage are called small-cells and are the focus of this manuscript. More specifically, the challenges of base station receivers for these small cells in the 28GHz band will be studied. This work is divided into three parts. First, the system is analyzed to establish the receiver requirements. Second, these requirements are used to propose an innovative receiver’s architecture. Finally, an implementation of the proposed architecture is described and evaluated.The system analysis starts from 5G’s Key Performance Indicators (KPI). A system architecture in line with these KPI is established and becomes the basis to evaluate the receiver’s requirements in a multiple operator scenario. One specific trait of the receiver is its beamforming ability using a large antenna array. While this approach has the potential to deliver the desired performances, it also increases the receiver’s complexity. The system has many parameters (number of antennas, array topology, …), leading to many possible configurations. Finding the optimal configuration is very challenging. To alleviate this problem, as many parameters as possible were fixed, based on practical considerations. This significantly reduces the size of the problem and simplifies the analysis.Beamforming consists in combining the signals from multiple antennas, to receive only the radio waves from a given direction, forming a beam in that direction. Prior to recombination, the signals must be delayed and weighted. The domain where these operations are performed defines the receiver architecture. When in the analog domain, it is analog beamforming. When in the digital domain, it isDigital Beamforming (DBF) and when in both domains, it is hybrid beamforming. DBF offers the best performances but has the most challenging RF front end implementation, requiring a full receiver per antenna. The proposed analysis shows that the performances required for these individual receivers are significantly relaxed, the challenge laying more on the digital side, due to the large amount of data to process in a short time.Hence, receivers benefiting from relaxed requirements, while reducing the digital processing were investigated. Using band pass Sigma-Delta Modulators (SDM) for analog to digital conversion can reduce the digital processing, thanks to its oversampling and low-resolution output. The former provides a nearly free delay by just selecting the samples. The later provides a cheap multiplexer-based multiplication. To simplify the receiver as much as possible, RF sampling was investigated, where the receiver is reduced to the SDM. This was made possible by using a sub-sampling approach. Even though, the sampling frequency remains high, and closing the loop and compensating for Excess Loop Delay (ELD) are very challenging. One major result was to show that some sub-sampling SDM couldbe made ELD compensation free and provide more than one clock cycle to close the loop. This allows for a two-times interleaved quantizer and is a key enabler.In addition to the interleaved quantizer, the proposed implementation features transformer-based resonators. The additional degree of freedom offered by the ratio between the primary and secondary inductances is very useful to improve power efficiency. While simulation results are below expectation, they are good enough for a proof of concept. A test chip integrating 8 parallel receivers was send for fabrication in a CMOS 28nm FDSOI process from STMicroelectronics and is yet to be tested.