Flot automatique de diagnostic SRAM intra-cell pour environnement industriel

An automated SRAM intra-cell diagnosis flow for Industrial environment

• Auteur / Autrice : Tien Phu Ho
• Direction : Arnaud Virazel, Alberto Bosio
• Type : Thèse de doctorat
• Discipline(s) : Systèmes automatiques et micro-électroniques
• Date : Soutenance le 17/12/2020
• Etablissement(s) : Montpellier
• Ecole(s) doctorale(s) : École doctorale Information, Structures, Systèmes (Montpellier ; 2015-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire d'informatique, de robotique et de micro-électronique (Montpellier ; 1992-....)
• Jury : Président / Présidente : Serge Pravossoudovitch
• Jury : Examinateurs / Examinatrices : Arnaud Virazel, Alberto Bosio, Serge Pravossoudovitch, Hassen Aziza, Paolo Bernardi, Patrick Girard
• Jury : Rapporteurs / Rapporteuses : Hassen Aziza, Paolo Bernardi

Mots clés

Mots clés contrôlés

Ordinateurs -- Mémoires à accès sélectif

Cocobétaïne

Semiconducteurs

Mots clés libres

Diagnostic SRAM

Diagnostic intra-Cell

Simulation de défauts

Localisation de défauts

Analyse de défaillances

SRAM diagnosis

Intra-Cell diagnosis

Defect simulation

Defect localization

Failure analysis

Résumé

Avec les nouvelles technologies des semi-conducteurs, il y a une présence croissante de nouveaux mécanismes défectueux qui sont de plus en plus difficiles à détecter et à diagnostiquer. Cette thèse décrit une nouvelle approche de diagnostic « intra-cell » pour mémoire SRAM dans un contexte industriel. Le flot de diagnostic proposé a été développé pour déterminer la localisation d'un défaut donné et ainsi, pour guider précisément la phase d'analyse de défaillances. Grâce aux signatures électriques et topologiques obtenues par les méthodes traditionnelles, chaque défaut potentiel sur les nets actifs est automatiquement simulé pour récupérer les meilleurs candidats de défaut. Deux améliorations importantes du flot ont été introduites pour réduire le temps d'exécution (en utilisant les adresses non-fautives) ainsi que pour affiner l'ensemble des défauts candidats (en utilisant des stimuli non-fautifs). Avec ces améliorations, les résultats expérimentaux sur des cas de test en simulation et sur silicium ont démontré l'efficacité du flot proposé pour produire une liste précise de défauts candidats.

With the continue down-scaling of semiconductor technologies, there is a growing presence of new faulty mechanisms which are more and more difficult to be detected and diagnosed. This thesis describes a novel intra-cell diagnosis approach for SRAM memory in industrial environment. The proposed diagnosis flow has been developed to determine the localization of any given defect and thus, to precisely guide the Failure Analysis phase. Based on the electrical and topological signatures obtained through traditional methods, each potential fault on identified active nets is automatically simulated to retrieve the best defect candidates. Two important improvements of the flow have been introduced to reduce the CPU run time (using passing address) as well as refine the set of defect candidates (using passing stimuli). With these improvements, the experimental results on simulated and silicon test cases have demonstrated the effectiveness of the proposed flow in producing an accurate list of defect candidates.