Flot de conception et modèles formels pour la désynchronisation de circuits synchrones

Design flow and formal models for desynchronization of synchronous designs

• Auteur / Autrice : François Bertrand
• Direction : Laurent Fesquet
• Type : Thèse de doctorat
• Discipline(s) : Nanoélectronique et nanotechnologie
• Date : Soutenance le 02/07/2019
• Etablissement(s) : Université Grenoble Alpes (ComUE)
• Ecole(s) doctorale(s) : École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble ; 199.-....)
• Partenaire(s) de recherche : Laboratoire : Techniques de l’informatique et de la microélectronique pour l’architecture des systèmes intégrés (Grenoble, Isère, France ; 1994-....)
• Jury : Président / Présidente : Philippe Pannier
• Jury : Examinateurs / Examinatrices : Anthony Maure
• Jury : Rapporteur / Rapporteuse : Bruno Rouzeyre, Lilian Bossuet

Mots clés

Mots clés contrôlés

Circuits intégrés

Radiofréquences

Circuits asynchrones

Mots clés libres

Asynchrone

Micropipeline

Flot de conception

Désynchronisation

Outils industriels

Asynchronous

Micropipeline

Desynchronization

Design flow

Industrial tools

Résumé

Dans le monde des smartcards, le besoin de communications via des dispositifs radiofréquences est de plus en plus courant. Le coût étant un point critique pour ces dispositifs, l’antenne, et la quantité d’énergie récupérée par celle-ci, à tendance à être réduite. Pour suivre cette contrainte,de nombreuses solutions techniques améliorant l’efficacité énergétique des circuits numériques synchrones existent. Néanmoins, les circuits asynchrones, s’adaptant naturellement aux conditions d’opération qui lui sont appliquées, fournissent une solution particulièrement adaptée aux problématiques liées à télé-alimentation.Cependant, le manque de formation des ingénieurs, et d’outils qualifié, pour la conception de circuits asynchrones rend marginale leur utilisation dans un cadre industriel. Pour remédier à ces difficultés, une méthode systématique permettant de traduire une spécification synchrone en un circuit asynchrone micropipeline a été développée. Exploitant des modèles formels, un flot de désynchronisation a été mis en place et exercé sur un module cryptographique pour aboutir à une implémentation sur silicium. La caractérisation de ce circuit nous a montré la la désynchronisation mais aussi ses limites. L’efficacité de la désynchronisation dépendant fortement de l’architecture du circuit synchrone initialement considéré, le flot proposé permet de rapidement estimer les performances du circuit désynchronisé, mais aussi d’obtenir un circuit physique fonctionnel.

In the smart-cards market, contactless communication becomes more and more common. In order to reduce the cost of the systems, the power budget available reduces along with the size reduction of the antenna. Many design techniques are available to improve the efficiency of digital design. However, asynchronous designs, because of their adaptability to variable operating conditions, offer a natural solution for the contactless power supply problematics.Nevertheless, the lack of engineers trained, and proven tools, to design asynchronous circuits brakes the adoption of asynchronous designs in the industry. To address theses issues, a systematic method allowing to turn already existing synchronous designs into asynchronous micropipelines had been developed. Using a formal model, a desynchronization process was established and used on a cryptographic module which was implemented on silicon. The characterization allowed us to evaluate the relevance of the desynchronization flow but also its limitations. The efficiency of desynchronized systems depending largely on the architecture of the initial synchronous circuit, the proposed method allows a quick estimation of the performances of the desynchronized circuit, and results in functional circuits.