Méthodes pour la protection de la propriété intellectuelle des concepteurs de composants virtuels

Methods for protecting intellectual property of IP cores designers

• Auteur / Autrice : Brice Colombier
• Direction : Lilian Bossuet
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance le 19/10/2017
• Etablissement(s) : Lyon
• Ecole(s) doctorale(s) : École doctorale Sciences Ingénierie Santé (Saint-Etienne)
• Partenaire(s) de recherche : Etablissement opérateur d'inscription : Université Jean Monnet (Saint-Étienne ; 1969-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire Hubert Curien (Saint-Etienne ; 1995-....)
• Jury : Président / Présidente : Lionel Torres
• Jury : Examinateurs / Examinatrices : Lilian Bossuet, Tim Güneysu, David Hély, Roselyne Chotin-Avot, Bertrand Le Gal
• Jury : Rapporteurs / Rapporteuses : Tim Güneysu, Philippe Coussy

Mots clés

Mots clés contrôlés

Électronique numérique

Microélectronique

Dispositifs de sécurité

Circuits intégrés

Mots clés libres

Sécurité matérielle

Protection de la propriété intellectuelle

Électronique numérique

Marquage logique

Protocoles de réconciliation

Fonctions physiques non-clonables

Verrouillage logique

Material security

Protection of intellectual property

Digital electronic

Logic mark

Protocols of reconciliation

Physical unclonable functions

Logic locking

Résumé

La conception de circuits intégrés est aujourd'hui une tâche extrêmement complexe. Cela pousse les concepteurs à adopter une approche modulaire, où chaque bloc fonctionnel est décrit de manière indépendante. Ces blocs fonctionnels, appelés composants virtuels, sont vendus par leurs concepteurs à des intégrateurs système qui les utilisent dans des projets complexes. Cette division a pour conséquence une hausse inquiétante des cas de copie illégale des composants virtuels. Afin de lutter contre cette menace sur la propriété intellectuelle des concepteurs, l'objectif de cette thèse était de mettre au point un système complet d'activation à distance de composants virtuels, permettant au concepteur de savoir exactement combien de composants virtuels sont effectivement utilisés. Pour cela, les deux premières contributions de cette thèse portent sur la modification de la logique combinatoire d'un composant virtuel afin de le rendre activable. La première méthode permet de forcer les sorties à une valeur fixe de manière contrôlée. La seconde est une technique efficace de sélection de nœuds à altérer, encore une fois de manière contrôlée, afin de rendre le composant virtuel temporairement inutilisable. La troisième contribution de cette thèse est une méthode légère de correction d'erreurs à appliquer aux réponses issues des fonctions physiques non-clonables, qui constituent un identifiant intrinsèque des instances du composant virtuel. Réutilisant un protocole de correction d'erreurs issu de l'échange quantique de dés, cette méthode est beaucoup plus légère que les codes correcteurs d'erreurs classiquement utilisés pour cette application

Designing integrated circuits is now an extremely complex task. This is why designers adopt a modular approach, where each functional block is described independently. These functional blocks, called intellectual property (IP) cores, are sold by their designers to system integrators who use them in complex projects. This division led to the rise of cases of illegal copying of IP cores. In order to fight this threat against intellectual property of lP core designers, the objective of this PhD thesis was to develop a secure remote activation scheme for IP cores, allowing the designer to know exactly how many IP cores are currently used. To achieve this, the first two contributions of thesis thesis deal with the modification of combinational logic of an IP core to make it activable. The first method allows to controllably force the outputs to a fixed logic value. The second is an efficient technique to select the nodes to controllably alter, so that the IP core is temporarily unusable. The third contribution of this thesis is a lightweight method of error correction to use with PUF (Physical Undonable Functions) responses, which are an intrinsic identifier of instances of the lP core. Reusing an error-correction protocol used in quantum key ex.change, this method is much more lightweight than error-correcting