MOSFETs contraints sur SOI : analyse des déformations par diffraction des rayons X et étude des propriétés électriques

Strained MOSFETs on SOI : strain analysis by X-ray diffraction and electrical properties study

• Auteur / Autrice : Sophie Baudot
• Direction : Joël Eymery, François Andrieu
• Type : Thèse de doctorat
• Discipline(s) : Nanophysique
• Date : Soutenance en 2010
• Etablissement(s) : Grenoble
• Ecole(s) doctorale(s) : École doctorale physique (Grenoble, Isère, France ; 1991-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire d'électronique et de technologie de l'information (Grenoble ; 1967-....) - Institut nanosciences et cryogénie (Grenoble ; 2008-2018)
• Partenaire(s) de recherche : Equipe de recherche : Equipe mixte Nanophysique et semi-conducteurs (Grenoble) - Laboratoire d'électronique et de technologie de l'information (Grenoble). Laboratoire des dispositifs innovants
• Jury : Président / Présidente : Gérard Ghibaudo
• Jury : Examinateurs / Examinatrices : Oleg Kononchuk
• Jury : Rapporteur / Rapporteuse : Jean-Luc Autran, Olivier Thomas

Mots clés

Mots clés contrôlés

Technologie silicium sur isolant

Transistors MOSFET

Mots clés libres

SSOI (strained Silicon-On-Insulator)

Déformation

Contrainte

GIXRD (Grazing Incidence X-Ray Diffraction)

MOSFET (Metal Oxyde Semiconductor Field Effect Transistor)

FDSOI (Fully Depleted Silicon-On-Insulator)

Mobilité

SSOI (strained Silicon-On-Insulator)

Strain

Stress

GIXRD (Grazing Incidence X-Ray Diffraction)

MOSFET (Metal Oxyde Semiconductor Field Effect Transistor)

FDSOI (Fully Depleted Silicon-On-Insulator)

Mobility

Résumé

L'introduction d'une contrainte mécanique dans le canal de MOSFETs sur SOI est indispensable pour les noeuds technologiques sub-22 nm. Son efficacité dépend de la géométrie et des règles de dessin du dispositif. L'impact des étapes du procédé de fabrication des transistors (gravure des zones actives, formation de la grille métallique, implantation des Source/Drain (S/D)) sur la contrainte du silicium contraint sur isolant (sSOI) a été mesuré par diffraction des rayons X en incidence rasante (GIXRD). Parallèlement, le gain en performances de MOSFETs sur sSOI a été quantifié par rapport au SOI (100% de gain en mobilité pour des nMOS longs et larges (L=W=10 μm), 35% de gain en courant de drain à saturation (IDsat) pour des nMOS courts et étroits (L=25 nm, W=77 nm)). Des structures contraintes innovantes ont aussi été étudiées. Un gain en IDsat de 37% (18%) pour des pMOS sur SOI (sSOI) avec des S/D en SiGe est démontré par rapport au sSOI avec des S/D en Si, pour une longueur de grille de 60 nm et des films de 15 nm d'épaisseur. Des mesures GIXRD, couplées à des simulations mécaniques, ont permis d'étudier et d'optimiser des structures originales avec transfert de contrainte d'une couche enterrée précontrainte (en SiGe ou en nitrure) vers le canal.

The use of mechanical stress in the channel of MOSFETs on SOI is mandatory for sub-22 nm technological nodes. Its efficiency depends on the device geometry and design. The impact of different steps of the transistor fabrication process (active area patterning, metal gate formation, Source/Drain (S/D) implantation) on the strain in strained Silicon-On-Insulator (sSOI) materials has been measured by Grazing Incidence X-Ray Diffraction (GIXRD). The electrical performance enhancement of MOSFETs on sSOI has also been estimated with respect to SOI (100% mobility enhancement for long and wide nMOS (L=W=10 μm), 35% saturation drive current (IDsat) enhancement for short and narrow nMOS (L=25 nm, W=77 nm)). Innovative strained structures have then been studied. We demonstrate a 37% (18%) IDsat enhancement for pMOS on SOI (sSOI) with SiGe S/D compared to sSOI with Si S/D, for a 60 nm gate length and a 15 nm film thickness. GIXRD measurements, together with mechanical simulations, enabled the study and optimization of new structures using the stress transfer from an embedded and stressed layer (SiGe or nitride) toward the channel.