Intégration monolithique de matériaux III-V et de Ge sur Si en utilisant des buffers oxydes cristallins

Monolithic integration of semiconductor III-V and Ge on Si by using crystalline oxide buffers

• Auteur / Autrice : Jun Cheng
• Direction : Guillaume Saint-Girons
• Type : Thèse de doctorat
• Discipline(s) : Marériaux pour la micro- et l'opto-électronique
• Date : Soutenance le 21/10/2010
• Etablissement(s) : Ecully, Ecole centrale de Lyon
• Ecole(s) doctorale(s) : École doctorale Électronique, électrotechnique, automatique (Lyon)
• Partenaire(s) de recherche : Laboratoire : INL - Institut des Nanotechnologies de Lyon, UMR5270 (Rhône)
• Jury : Président / Présidente : Christian Brylinski
• Jury : Examinateurs / Examinatrices : Frank Fournel, Daniel Bensahel
• Jury : Rapporteur / Rapporteuse : Xavier Wallart, Olivier Durand

Mots clés

Mots clés contrôlés

Semiconducteurs

MOS complémentaires

Épitaxie par faisceaux moléculaires

Microélectronique

Mots clés libres

Semiconducteur III-V

InP

GaAs

Semiconductors

InP

GaAs

Résumé

L’intégration monolithique de matériaux III-V ou Ge sur Si est un enjeu majeur de l’hétéroépitaxie qui a donné lieu à de nombreuses recherches depuis plus de vingt ans. Car premièrement, il permet de combiner des fonctionnalités optoélectroniques au standard industriel CMOS, cela peut remplacer des interconnexions métalliques par des interconnexions optiques dans lescircuits intégrés. De plus, le procédé d’intégration de semiconducteurs III-V ou de Ge sur Si permettrait de réduire sensiblement le coût de fabrication des cellules solaire pour le marché de niche du spatial.L’hétéroépitaxie directe de tels matériaux sur Si n’est pas aisée du fait du fort désaccord de maille et du différent coefficient de dilatation thermique entre ces matériaux. Plusieurs méthodes on tété proposées au cours des 20 derniers, notamment les solutions reposant sur des technologies de report telle que ‘Smart Cut TM’, ‘GEOI condensation’ donnent d’excellents résultats, mais n’offre pas autant de souplesse qu’une technologie d’hétéroépitaxie, et induit des coûts nettement supérieurs.L’objectif de cette thèse est de proposer une solution qui consiste à intégrer de façon monolithique des semiconducteurs III-V sur Si en utilisant des couches tampons des oxydes. Nous avons tout d’abord montré de manière théoriquement et expéritalement que pour les systèmes semiconducteur/oxyde, le semiconducteur croît avec son paramètre de maille massif dès le début decroissance et ne contient pas de défaut entendus associé à la relaxation plastique, la différence deparamètre de maille est entièrement accommodée par un réseau de dislocation interfacial. Il est donc apriori possible d’obtenir une couche 2D plane de semiconducteur/oxyde par la coalescence des îlots sans défauts étendus, présentant le paramètre de maille massif du semiconducteur dès le début de lacroissance, a condition qu’aucun défaut ne soit formé lors de la coalescence des îlots.La deuxième partie est dédiée à la coalescence des îlots pour le système InP/SrTiO3/Si, une stratégie de 3-étape a été utilisé pour favoriser la coalescence des îlots InP sur SrTiO3, la couche InPcoalescée présente une très bonne qualité structurale et surfacique. Cependant, nous avons observé la présence de défauts, notamment des micromacles et des parois d’inversion. Malgré ses défauts dans la couche, nous avons réalisé le puits quantique InP/InAsP épitaxié sur SrTiO3/Si, il présente une meilleure qualité cristalline et optique comparé avec un puits quantique référence InP/InAsP qui est épitaxié directement sur Si.

The monolithic integration of III-V semiconductors and Ge on Si is a major issue of heteroepitaxy that gave rise to extensive researches for over twenty years. Firstly because it allows combining the optoelectronic functionalities with industry standard CMOS, which can replace the metal interconnects by optical interconnects in integrated circuits. Moreover, the integration of III-V semiconductors or Ge on Si would significantly reduce the manufacturing cost of solar cells for the niche space market.The direct heteroepitaxy of III-V semiconductor on Si is difficult because of the great lattice mismatch and different thermal expansion coefficient between these materials. Various methods have been proposed in the last twenty years, especially, the solutions based on sticking technologies such as‘Smart Cut TM’ offer excellent results, but is limited by its less flexibility and higher cost.The objective of this thesis is to propose a solution that consists in integrating monolithicallyIII-V semiconductors on Si by using the buffer layers of oxides. We have firstly demonstrated theoretically and experimentally that for the systems semiconductor/oxide, the semiconductor grows with his lattice parameter from the beginning of the growth and doesn’t contain any defaults associated with the plastic relaxation, the difference of the lattice parameter is fully accommodated bythe interfacial dislocations, thus, it’s a priori possible to obtain a flat 2D layer of semiconductor/oxideby the coalescence of the islands without extended defects, presenting the lattice parameter of the semiconductor from the beginning of the growth, providing that no defect is formed during the coalescence of islands.The second part is dedicated to the coalescence of islands for the system InP/SrTiO3/Si, a 3-step strategy was used to favor the coalescence of islands InP on SrTiO3/Si, the coalesced InP layershows good crystalline quality and excellent surface quality. However, we observed the presence of defects, including anti-phase boundaries and microtwins. Despite these defects in the layer, we have realized a quantum well InP/InAsP grown on SrTiO3/Si, it presents a better quality crystal and optical compared with a reference quantum well InP/InAsP that grows directly on Si.