Architectures innovantes pour les transistors SOI

Innovating architectures for SOI transistors

• Auteur / Autrice : Frédéric Daugé
• Direction : Jalal Jomaah, Sorin Cristoloveanu
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance en 2005
• Etablissement(s) : Grenoble INPG

Résumé

''L'objectif de ce travail est l'étude des fransistors MOS/SOI à film de silicium ultra-mince avec une architecture multi-grille. Cette étude comporte une caractérisation électrique fine et une modélisation analytique réalisée à l'aide d'un nouveau programme développé lors de cette thèse, '' CAPS ''. Ce programme, basé sur le équations couplées Poisson-Schrodinger, permet, entre autres, la prise en compte des effets du confinement quantique et leur impact multidimensionnel. Une version modifiée de la méthode de Hänsch est proposée et l'intégration dans CAPS de la non parabolicité des bandes montre la nécessité de considérer cet effet pour des films de Si inférieurs à 5nm. D'autre part, une étude détaillée sur les effets de couplage des interfaces dans les transistors MOS/SOI complètement désertès et double-grille est réalisée. L'impact du désalignement des grilles dans les transistors DG est également analysé. Enfin, grâce à une nouvelle méthode d'extraction, les propriétés de conduction des différents canaux des transistors FinFETs sont comparées. ''

The aim of this work is the study of ultra-thin silicon film MOS/SOI transistors with multi-gate architecture. This study includes a thorough electrical characterization and an analytical modeling carried out using a new program, developed during this work, ''CAPES''. This program, based on the Poisson-Schrodinger coupling equations, takes into account the quantum confinement effect and their multidimensional impact. A modified version of Hänsch method is proposed and the integration in CAPES of the non bands parabolicity shows the need for considering this effect for Si films thinner than 5nm. Ln addition, a detailed study on the interfaces coupling effects in fully-depleted and double-gate MOS/SOI transistors is achieved. The impact of the gate misalignement in DG devices is also analysed Finally, thanks to a new extraction method, the transport properties of the various channels of the FinFETs transistors are compared.