Etude des décharges électrostatiques dans les circuits MOS submicroniques et optimisation de leurs protections
Auteur / Autrice : | Pascal Salomé |
Direction : | Jean-Pierre Chante |
Type : | Thèse de doctorat |
Discipline(s) : | Dispositif de l'électronique intégrée |
Date : | Soutenance en 1998 |
Etablissement(s) : | Lyon, INSA |
Ecole(s) doctorale(s) : | École doctorale Matériaux de Lyon (Villeurbanne ; 1991-....) |
Partenaire(s) de recherche : | Laboratoire : CEGELY - Centre de génie électrique de Lyon (Rhône ; 1992-2007) |
Jury : | Examinateurs / Examinatrices : Jean-Pierre Chante, Yves Danto, Pierre Rossel, Pierre Gentil |
Rapporteur / Rapporteuse : Yves Danto, Pierre Rossel |
Mots clés
Mots clés contrôlés
Résumé
Ce manuscrit concerne l'analyse des phénomènes physiques intervenant lors d'une décharge électrostatique (ESD) dans les technologies CMOS submicroniques. On trouve, aujourd'hui, différents types de test (normalisés ou non) pour quantifier la tenue aux ESD des structures de protection. Cependant, ils ont tous un point commun, les ondes de tension et de courant résultant de ces stress sont difficilement interprétables. Ainsi, le manuscrit débute par la conception d'un autre type de générateur basé sur le principe des lignes à transmission. Celui ci fournit des ondes carrés qui sont plus simples à analyser. Le transistor NMOS est l'élément le plus courant des structures de protection. Il contient une structure bipolaire parasite qui est utilisée pour assurer la protection. Les analyses menées sur ce composant sont décrites dans le chapitre III de ce manuscrit. Elles ont permis d'identifier les différents facteurs de design et du procédé de fabrication ayant un rôle sur son comportement. Le chapitre IV traite d'un de ces facteurs, la distance entre les contacts et le bord de la grille. Nous montrons que la tenue aux ESD d'un NMOS sature dans certains cas. Nous discutons alors des raisons de ce comportement et nous analysons en détail ce phénomène 3D grâce à des mesures dynamiques de l'émission lumineuse résultante d'une décharge. Le chapitre V tente d'expliquer le mécanisme complexe de la dégradation thermique des transistors NMOS. Les analyses se fondent sur les observations faites au MEB et à l'AFM. Il semble que le court-circuit des transistors soit imputé à 2 étapes successives durant la focalisation des lignes de courant résultant de l'élévation de température au sein de bipolaire.