Une approche système pour l'estimation de la consommation de puissance des plateformes MPSoC

System-Level Power Estimation Methodology for MPSoC based Platforms

• Auteur / Autrice : Santhosh Kumar Rethinagiri
• Direction : Smaïl Niar, Jean-Luc Dekeyser, Rabie Ben Atitallah
• Type : Thèse de doctorat
• Discipline(s) : Informatique
• Date : Soutenance le 14/03/2013
• Etablissement(s) : Valenciennes
• Ecole(s) doctorale(s) : École doctorale Sciences pour l'ingénieur (Lille)
• Partenaire(s) de recherche : Laboratoire : Laboratoire d'automatique, de mécanique et d'informatique industrielles et humaines (Valenciennes, Nord ; 1994-...) - DREAMPAL / INRIA Lille - Nord Europe
• Partenaire(s) de recherche : Pôle de recherche et d'enseignement supérieur (PRES) : Communauté d'universités et d'établissements Lille Nord de France (2009-2013)
• Jury : Président / Présidente : Carlos Valderrama
• Jury : Examinateurs / Examinatrices : Smaïl Niar, Jean-Luc Dekeyser, Rabie Ben Atitallah, Cécile Belleudy, El-Bay Bourennane, Éric Senn
• Jury : Rapporteurs / Rapporteuses : Cécile Belleudy, El-Bay Bourennane

Mots clés

Mots clés contrôlés

Silicium

Systèmes embarqués (informatique)

Multiprocesseurs

Systèmes transactionnels

Mots clés libres

MPSoC

Analyse fonctionnelle de la puissance

Technique de simulation au niveau transactionnel

MPSoC

Design Space Exploration (DSE)

Functional Level Power Analysis

Résumé

Avec l'essor des nouvelles technologies d'intégration sur silicium submicroniques, la consommation de puissance dans les systèmes sur puce multiprocesseur (MPSoC) est devenue un facteur primordial au niveau du flot de conception. La prise en considération de ce facteur clé dès les premières phases de conception, joue un rôle primordial puisqu'elle permet d'augmenter la fiabilité des composants et de réduire le temps d'arrivée sur le marché du produit final.

Shifting the design entry point up to the system-level is the most important countermeasure adopted to manage the increasing complexity of Multiprocessor System on Chip (MPSoC). The reason is that decisions taken at this level, early in the design cycle, have the greatest impact on the final design in terms of power and energy efficiency. However, taking decisions at this level is very difficult, since the design space is extremely wide and it has so far been mostly a manual activity. Efficient system-level power estimation tools are therefore necessary to enable proper Design Space Exploration (DSE) based on power/energy and timing.