Conception de circuits intégrés asynchrones surveillance pour la sûreté et la fiabilité

Designing asynchronous monitoring integrated circuits for safety and reliability

• Auteur / Autrice : Jéssica Gonsalves santos
• Direction : Laurent Fesquet, Sylvain Engels
• Type : Projet de thèse
• Discipline(s) : Nano électronique et Nano technologies
• Date : Inscription en doctorat le 01/10/2024
• Etablissement(s) : Université Grenoble Alpes
• Ecole(s) doctorale(s) : École doctorale électronique, électrotechnique, automatique, traitement du signal
• Partenaire(s) de recherche : Laboratoire : Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés
• Partenaire(s) de recherche : Equipe de recherche : CDSI - Circuits, Devices and System Integration (FESQUET Laurent)

Mots clés

Mots clés libres

Conception

Circuits Intégrés

Asynchrones

Fiabilité

Design

Integrated Circuits

Asynchonous

Reliability

Résumé

L'étude des circuits asynchrones embarquant des mécanismes de protection et de surveillance afin de garantir un fonctionnement sûr et/ou sécuritaire. La structure des circuits asynchrones permet de connaître le déplacement des données dans le circuit. Cette propriété remarquable permet également de surveiller le fonctionnement du circuit et de détecter en amont d'éventuels problèmes. Ainsi, il est possible d'imaginer une stratégie de monitoring des circuits asynchrones. Cette approche sera étudiée et analysée finement afin de définir une méthode qui pourraient être employée de façon systématique pour les circuits nécessitant une plus grande robustesse ou sûreté de fonctionnement, comme un processeur RISC V fonctionnant à très basse tension.

The study of asynchronous circuits incorporating protection and monitoring mechanisms in order to guarantee safe and/or secure operation. The structure of asynchronous circuits makes it possible to know the movement of data in the circuit. This remarkable property also makes it possible to monitor the operation of the circuit and detect potential problems in advance. Thus, it is possible to imagine a monitoring strategy for asynchronous circuits. This approach will be studied and analyzed in detail in order to define a method that could be used systematically for circuits requiring greater robustness or operational reliability, such as a RISC V processor operating at very low voltage.