Développement d’un ''Product & Process Monitoring Block'' (PPMB) intégré pour la mesure sur puces de la variabilité process des technologies CMOS avancées

Development of an integrated Product Process Monitoring Block (PPMB) for the measurements on chips of the process variabilities in advanced CMOS technologies

• Auteur / Autrice : Geoffrey Hamparsoumian
• Direction : Alain Bravaix
• Type : Projet de thèse
• Discipline(s) : Sciences pour l'ingénieur : spécialité Micro et Nanoélectronique
• Date : Inscription en doctorat le ; Soutenance le 12/09/2024
• Etablissement(s) : Aix-Marseille
• Ecole(s) doctorale(s) : Ecole Doctorale Sciences pour l'Ingénieur : Mécanique, Physique, Micro et Nanoélectronique
• Partenaire(s) de recherche : Laboratoire : IM2NP - Institut Matériaux Microélectronique Nanosciences de Provence
• Jury : Président / Présidente : Hervé Barthelemy
• Jury : Examinateurs / Examinatrices : Alain Bravaix, Lorena Anghel, François Marc, Pascal Nouet
• Jury : Rapporteurs / Rapporteuses : Lorena Anghel, François Marc

Mots clés

Mots clés libres

Variabilité process

Monitoring

Technologies CMOS

Process variability

Monitoring

CMOS technologies

Résumé

Dans un contexte industriel où la miniaturisation et la complexité croissante des composants électroniques poussent les limites du nœud technologique, la détection précise de la variabilité process devient cruciale en production de masse. Cette thèse explore les défis inhérents à la réduction du nœud technologique du point de vue industriel et propose des solutions innovantes par le biais de moniteurs in-situ pour une détection et une correction des effets induits par la variabilité process, permettant ainsi d'assurer la fiabilité et la performance des produits manufacturés. Prévoyant à moyen terme le développement de produits de nœud technologique 18 nm, la division CS (Connected Security) de STMicroelectronics rencontre le besoin de répondre à cette problématique dans le contexte industriel qui est le sien. Les travaux présentés dans ce manuscrit traitent ainsi du développement de l’IP PPMB (Product & Process Monitoring Block) permettant la mesure de divers paramètres du produit afin d’y détecter l’impact de la variabilité proc ess pour un temps de test réduit et par-dessus tout, sans porter atteinte à l’intégrité sécuritaire du microcontrôleur hôte ; la division CS étant spécialisée dans la production de microcontrôleurs sécurisés. En premier lieu, nous présentons dans ce manuscrit le détail de l’implémentation et les résultats de l’IP PPMB définie à la suite d’une étude englobant la compréhension de l’architecture des microcontrôleurs, la définition des contributeurs majeurs aux performances de ces derniers, les impacts de la variabilité process sur ces paramètres contributeurs ainsi que les monitor in-situ existants dans la littérature. Les résultats obtenus sur plus de 3000 puces à différentes conditions de tension d’alimentation et de température font ensuite l’objet d’une étude statistique visant à quantifier la stabilité des mesures et démontrer la capacité des monitor in-situ à détecter les effets de la variabilité process. Enfin, cela étant établi, une stratégie de test en production de masse intégrant le PPMB est proposée et évaluée. Cette dernière est issue de différents types d’analyses présentées dans ce manuscrit alliant les méthodes conventionnelles et les techniques de machine learning. En conclusion, cette thèse démontre au travers d’un cas industriel concret le potentiel de la surveillance in-situ afin de surmonter les défis posés par la réduction du nœud technologique. Les solutions proposées, d’ores et déjà sources d’opportunités pour le nœud technologique 40 nm, offrent des perspectives prometteuses dans l’ère de l’ultra-miniaturisation des circuits digitaux.

In an industrial context where miniaturization and the increasing complexity of electronic components are pushing the limits of the technological node, the precise detection of process variability becomes crucial in mass production. This thesis explores the inherent challenges in reducing the technological node from an industrial perspective and proposes innovative solutions through in-situ monitors for the detection and correction of effects induced by process variability, thereby ensuring the reliability and performance of manufactured products. Anticipating the medium-term development of 18 nm technology node products, the CS (Connected Security) division of STMicroelectronics faces the need to address this issue in the industrial context in which it operates. The work presented in this manuscript thus deals with the development of the PPMB IP (Product & Process Monitoring Block) allowing the measurement of various product parameters in order to detect the impact of process variability for a reduced test time and above all, without compromising the security integrity of the host microcontroller; CS division being specialized in secure microcontrollers production. Firstly, this manuscript presents the details of the implementation and the results of the PPMB IP defined following a study encompassing the understanding of the architecture of microcontrollers, the definition of the major contributors to their performance, the impacts of process variability on these contributing parameters, as well as the existing in-situ monitors in the literature. The results obtained on more than 3000 chips under different conditions of supply voltage and temperature are then the subject of a statistical study aimed at quantifying the stability of the measurements and demonstrating the ability of in-situ monitors to detect the effects of process variability. Finally, having established this, a mass production test strategy integrating the PPMB is proposed and evaluated. This strategy results from different types of analyses presented in this manuscript, combining conventional methods and machine learning techniques. In conclusion, this thesis demonstrates through a concrete industrial case the potential of in-situ monitoring to overcome the challenges posed by the reduction of the technological node. The proposed solutions, already sources of opportunities for the 40 nm technological node, offer promising prospects in the era of ultra-miniaturization of digital circuits.