Thèse en cours

Extraction de spécifications d'interactions à l'aide de contre-exemples

FR  |  
EN
Auteur / Autrice : Christian Nguetoum kenne
Direction : Pascale Le gall
Type : Projet de thèse
Discipline(s) : Informatique
Date : Inscription en doctorat le 01/02/2024
Etablissement(s) : université Paris-Saclay
Ecole(s) doctorale(s) : École doctorale INTERFACES : approches interdisciplinaires, fondements, applications et innovation
Partenaire(s) de recherche : Laboratoire : Mathématiques et Informatique pour la Complexité et les Systèmes - EA 4037
Référent : CentraleSupélec

Résumé

FR  |  
EN

Les systèmes logiciels sont souvent développés de manière modulaire en (ré)utilisant des composants qui coopèrent pour fournir un service plus global. Nous examinerons les systèmes à logiciels prépondérants, en particulier ceux qui sont composés de composants communicants via l'échange de messages. Des exemples de tels systèmes sont les systèmes client/serveur, les systèmes de contrôle des transports, l'internet des objets, les véhicules autonomes connectés, etc. En pratique, l'assemblage de ces composants suit des procédures ad hoc mal documentées. Par conséquent, la découverte de leurs spécifications formelles, c'est-à-dire l'inférence des spécifications, est d'un grand intérêt pour de nombreuses activités de vérification et de validation des logiciels. Dans notre contexte, l'inférence exploitera les informations contenues dans les traces d'exécution (journaux / logs) des composants communicants. Ces logs sont souvent collectés par le biais d'une instrumentation du code ou d'une architecture de test. L'objectif de ce projet est de développer de nouvelles méthodes d'exploration des spécifications d'interaction, telles que les modèles de diagrammes de séquence UML ou les diagrammes de séquence de messages (MSC). Le cadre d'exploration prévu sera fondé sur des travaux théoriques récents et des outils de soutien sur la sémantique de réécriture opérationnelle de l'interaction développés conjointement par le CEA LIST et CentraleSupélec. Il comprendra la génération de tests, guidée par des propriétés clés d'accessibilité ou, plus généralement, des propriétés LTL (Linear Temporal Logic) qui exécutent les composants avec des entrées de test particulières et garantissent ainsi la diversité de leurs exécutions pour une exploration plus efficace.