Analyse de l'architecture et conception d'un circuit de lecture numérique intra-pixel pour détecteur infrarouge.

Architecture analysis, exploration and design of in-pixel Digital ReadOut Integrated Circuit for InfraRed Focal Plane Array.

• Auteur / Autrice : Martin Lapeyre
• Direction : Vincent Goiffon, Olivier Saint-pe
• Type : Projet de thèse
• Discipline(s) : MicroNano Systèmes
• Date : Inscription en doctorat le 01/10/2023
• Etablissement(s) : Toulouse, ISAE
• Ecole(s) doctorale(s) : École doctorale Génie électrique, électronique, télécommunications et santé : du système au nanosystème (Toulouse)
• Partenaire(s) de recherche : Laboratoire : ISAE-ONERA OLIMPES Optronique, Laser, Imagerie Physique et Environnement Spatial
• Partenaire(s) de recherche : Equipe de recherche : ISAE/DEOS/GEET Département Electronique Optronique Signal

Mots clés

Mots clés libres

Circuit de lecture numérique

Architecture des circuits numériques

Basse température

Conception microélectronique

Détecteur infrarouge

Conversion analogique à numérique (CAN)

Digital readout circuit

Circuit architecture

Low temperature

Microelectronic design

Infrared Focal Plane Array (FPA)

Analog to Digital Conversion (ADC)

Résumé

De nos jours, les systèmes d'imagerie infrarouges sont de plus en plus utilisés pour des utilisations civiles et militaires à travers des applications spatiales, astronomiques, de surveillance et pour des missions tactiques. Le plan focal matriciel infrarouge (FPA), généralement refroidi à très basse température (50 à 200 K) est un des éléments principaux de l'imageur optique infrarouge. Ce dernier est composé d'une couche de pixels sensible au rayonnement infrarouge. Il est fabriqué avec des matériaux dont les propriétés permettent de sélectionner la plage de longueur d'onde ciblée, comme MCT, T2SL, QWIP ou encore InSb. Ce plan focal converti le rayonnement incident en charges électriques, et transmet ces dernières au circuit de lecture (ROIC), hybridé par microbilles d'indium. Le circuit de lecture (ROIC) est un ASIC dédié au traitement de l'information électrique générée par le pixel et au multiplexage du signal vidéo à travers les sorties analogiques ou numériques du détecteur. Suivant les applications, le pas d'un pixel associé au circuit de lecture peut varier entre quelques centaines de µm (pour certaines applications spatiales), à moins de 10 µm (pour des applications tactiques). Le ROIC converti le photocourant généré par la matrice de pixel, lorsque ce dernier est illuminé par un rayonnement infrarouge, en un signal vidéo mesurable et quantifiable. L'état de l'art nous présente aujourd'hui des circuits de lecture avec des sorties numériques permettant d'augmenter le débit et de réduire les électroniques de la chaine de mesure. La plupart de ces circuits de lecture ont une architecture de conversion analogique à numérique (CAN) en colonne, comme les détecteurs CMOS utilisés pour des longueurs d'onde visibles, et au sein duquel un unique bloc de silicium est utilisé pour la détection et le circuit de lecture. Ces deux dernières décennies, plusieurs travaux ont été menés pour explorer les possibilités d'intégrer la conversion analogique à numérique (CAN) à l'intérieur du circuit de lecture, apportant des avantages majeurs pour la plupart des applications infrarouges, notamment pour les applications spatiales. Parmi elles, on retrouve l'augmentation du débit, la réduction de la consommation grâce aux faibles niveaux de tension lors de la numérisation, une augmentation du ratio signal à bruit (SNR) en augmentant les charges et en limitant le bruit quantique, un faible bruit basse fréquence ou encore l'ajout d'un traitement numérique au sein du pixel permettant d'extraire et de corriger certaines informations. La première partie de cette thèse présente une revue de l'état de l'art des architectures CAN intra-pixel des circuits de lecture (incluant les imageurs CMOS), avec différentes techniques et pour des tailles de pixel allant de 10 µm à 100 µm. Nous étudierons leurs avantages ainsi que leurs limitations. La seconde partie de cette thèse est dédiée à la définition d'une architecture CAN intra-pixel d'un circuit de lecture, pouvant être embarquée sur un moyen de test. Un plan d'expérimentation sera mis en œuvre afin d'évaluer l'architecture proposée et d'explorer ses performances et ses limitations, à travers des simulations électriques réalisées à basse température (50K à 200K). Enfin, la dernière partie présente l'élaboration d'un banc de test capable de fonctionner à basse température (50K à 200K) et permettant d'extraire les performances clés du système. A partir des résultats obtenus, nous pourrons finalement identifier les potentielles améliorations à apporter au circuit de lecture intra-pixel dans le but d'améliorer ses performances.

Nowadays, Infrared (IR) imaging systems are widely used in civilian and military settings through space and astronomy applications, surveillance, and tactical systems. The infrared Focal Plane Array (FPA) is a key part of the imaging system and operated most of the time at cryogenic temperature (ranging from 50 to 200 K). It is composed of a pixelised sensing layer (this detection circuit being manufactured with dedicated material for the targeted IR wavelength, such as MCT, T2SL, QWIP and InSb) which is hybridized via indium micro bumps onto a Readout Integrated Circuit (ROIC). ROIC is a mixed signal ASIC dedicated to the front-end processing of the information generated by the pixels and to the multiplexing of related video signal information to be read out via few analogue or digital output ports. Depending on the application, ROIC pixel pitches can range from hundreds of µm (e.g., for some space applications) to less than 10 µm (e.g., for tactical applications). The central role of the ROIC is to convert photocurrent, generated by pixels from the detection circuit when illuminated by an IR optical flux, into video signal and to format data to the outputs. State-of-the-art technology now offers digital outputs, allowing for an increase in data rate and simplification of associated external electronics. Most of these ROIC (Readout Integrated Circuits) have an Analog-to-Digital Conversion (ADC) column architecture like CMOS Image sensors for visible wavelengths applications, in which a monolithic silicon bloc is used for detection and readout circuit. In the past two decades, a few works have been done to explore the possibility to integrate ADC into the ROIC pixel leading to several key advantages for most of infrared applications, including space applications: An increase in frame rate or pixel count, a decrease in power consumption due to decreasing voltage level during data digitization, an increase in Signal-to-Noise-Ratio (SNR) by increasing well charge and limiting quantization noise, a lower Low-Frequency Noise (depending on the architecture used) and incorporation of in-pixel pre-processing to extract relevant information. The first part of this thesis introduces a review of the state-of-the-art ADC architecture and location used in ROIC design (including CMOS image sensors), with different techniques applied to various pixel pitches in the range of 10 µm to 100 µm, highlighting their benefits and limitations. The second part of this thesis is dedicated to defining in-pixel ROIC ADC architectures that can be embedded in a test vehicle. A Design of Experiment (DoE) will be conducted to explore the limitations of the designed architectures and their performances will be estimated using electrical simulations based on the layout drawn at low temperatures (ranging from 50K to 200K). The final part presents the elaboration of a test setup that will be able to work at low temperature (from 50K to 200K) and allow the extraction of key performance parameters of the device. From the measurement results obtained, we will be able to identify potential improvements to be made on the in-pixel ADC to enhance performances.