Matrices Crossbar basées sur Mémoires à Changement de Phase (PCM) et sélecteur Ovonic Threshold Switching (OTS): un défi de fiabilité vers les nouvelles architectures de calcul 3D

Crossbar Array based on Phase Change Memory (PCM) and Ovonic Threshold Switching (OTS) selector

• Auteur / Autrice : Renzo Antonelli
• Direction : Abdelkader Souifi
• Type : Projet de thèse
• Discipline(s) : Nano électronique et Nano technologies
• Date : Inscription en doctorat le 14/11/2022
• Etablissement(s) : Université Grenoble Alpes
• Ecole(s) doctorale(s) : École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble ; 199.-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire des Technologies de la Microélectronique

Mots clés

Mots clés libres

Pcm

Ots

Crossbar

Reliability

Résumé

Alors que la première génération de mémoires résistives à base de matériaux à changement de phase (Phase-Change Memory ou PCM) est déjà en production par Intel notamment pour les applications « Storage Class Memory » (SCM), et en cours de qualification par STMicroelectronics pour le marché automobile caractérisé par des spécifications de fiabilité très strictes, une recherche intense est conduite pour développer la prochaine génération de ces mémoires non-volatiles. Dans ce contexte, l'architecture « Crossbar » représente une solution très prometteuse qui permet d'atteindre des densités de dispositifs ultimes, grâce à la suppression du sélecteur CMOS et à la possibilité d'empiler en 3D plusieurs couches d'éléments mémoire. De plus, les matrices Crossbar offrent naturellement le parallélisme demandé par le calcul neuromorphique qui inspire de plus en plus les systèmes de computation modernes. Dans une matrice Crossbar le « sélecteur Back-End » (qui remplace le sélecteur CMOS traditionnel) a le rôle fondamental d'assurer un faible courant de fuite pour atteindre de grandes tailles de matrices (i.e. Go), et d'assurer l'accès rapide à la programmation et à la lecture du dispositif mémoire en série. Le sélecteur de type « Ovonic Threshold Switching » ou OTS est reconnu comme le plus prometteur parmi les technologies de sélecteur Back-End, pour son fort rapport ION/IOFF, son endurance et sa compatibilité avec la mémoire PCM. Malgré cela, la compréhension des mécanismes physiques qui gèrent le fonctionnement e la défaillance de l'OTS restent en partie ou totalement à clarifier, notamment à cause de la forte complexité de ces alliages qui peuvent impliquer jusqu'à plus de six éléments. En plus de la technologie Crossbar « 3DXPoint » développée par Intel/Micron, très peu d'autres démonstrations de co-intégrations PCM+OTS ont été présentées et étudiées à ce jour. La plupart des études a été en effet focalisée sur le développement des alliages OTS et sur l'étude de leurs performances électriques. Pour pouvoir projeter la mémoire Crossbar dans une future co-intégration avec les systèmes de calculs avancées, la conception et le développement des dispositifs PCM et OTS élémentaires doit se baser aussi sur l'analyse et la description du comportement du dispositif co-intégré (i.e. PCM/OTS ou PCMS). La fiabilité des matrices Crossbar et les métriques associées sont un domaine encore très peu exploré. Notamment, à différence d'un dispositif de mémoire résistif traditionnel qui base le stockage sur la différence de résistance entre deux états, un dispositif PCMS base sont fonctionnement sur le changement d'une tension de seuil. De plus, la co-intégration de deux dispositifs peut engendrer des phénomènes de défaillance intrinsèques, comme le mélange entre les deux alliages qui doit être pris en compte et étudiés avec l'introduction par exemple d'électrodes « intermédiaires » innovants. En fin, des études préliminaires montrent qu'il serait possible de contrôler la tension de seuil du dispositif OTS par l'introduction d'une troisième électrode de « grille ». Ce type de dispositif passionnant encore très peu exploré, ouvrirait la porte à une multitude d'applications innovantes qui vont du stockage de l'information au calcul et leur combinaison.

While the first generation of Phase-Change Memory (PCM) resistive memory is already in production by Intel, especially for Storage Class Memory (SCM) applications, and currently being qualified by STMicroelectronics for the automotive market characterized by very strict reliability specifications, intense research is being conducted to develop the next generation of these non-volatile memories. In this context, the «Crossbar» architecture represents a very promising solution that allows to reach densities of ultimate devices, thanks to the removal of the CMOS selector and the possibility to stack in 3D several layers of memory elements. In addition, Crossbar matrices naturally offer the parallelism required by neuromorphic calculus that increasingly inspires modern computation systems. In a crossbar matrix the 'back-end selector' (which replaces the traditional CMOS selector) has the fundamental role of ensuring a low leakage current to reach large matrix sizes (i.e. Gb), and ensure quick access to serial memory device programming and playback. The «Ovonic Threshold Switching» or OTS selector is recognized as the most promising among the Back-End selector technologies, for its strong ION/IOFF ratio, endurance and compatibility with PCM memory. Despite this, the understanding of the physical mechanisms that manage the functioning and failure of the OTS remains partly or totally to be clarified, especially because of the high complexity of these alloys which can involve up to six elements. In addition to the 3DXPoint Crossbar technology developed by Intel/Micron, very few other PCM+OTS co-integration demonstrations have been presented and studied to date. Most studies have focused on the development of OTS alloys and the study of their electrical performance. In order to project Crossbar memory into future co-integration with advanced computing systems, the design and development of basic PCM and OTS devices must also be based on the analysis and description of the behavior of the co-integrated device (i.e. PCM/OTS or PCMS). The reliability of Crossbar matrices and the associated metrics are an area that is still very little explored. Notably, unlike a traditional resistive memory device that bases storage on the resistance difference between two states, a PCMS device base are operating on changing a threshold voltage. In addition, the co-integration of two devices can generate intrinsic failure phenomena, such as the mixture between the two alloys, which must be taken into account and studied with the introduction of innovative “intermediate” electrodes. In the end, preliminary studies show that it would be possible to control the threshold voltage of the OTS device by introducing a third “grid” electrode. This kind of exciting device, which is still very little explored, would open the door to a multitude of innovative applications ranging from information storage to computation and their combination.