Thèse en cours

Méthodologie d'optimisation de la configuration matérielle/logicielle d'un système embarquant de l'intelligence artificielle
FR  |  
EN
Auteur / Autrice : Fatima zahra Guerrouj
Direction : Abdelhafid El ouardiSergio Alberto Rodríguez FlórezMustapha Ramzi
Type : Projet de thèse
Discipline(s) : Robotique
Date : Inscription en doctorat le 01/06/2022
Etablissement(s) : université Paris-Saclay en cotutelle avec Université Mohamed V
Ecole(s) doctorale(s) : École doctorale Sciences et technologies de l'information et de la communication
Partenaire(s) de recherche : Laboratoire : Systèmes et applications des technologies de l'information et de l'énergie (Gif-sur-Yvette, Essonne ; 2002-....)
Equipe de recherche : MOSS - Méthodes et outils pour les Signaux et Systèmes
référent : Faculté des sciences d'Orsay

Résumé

FR  |  
EN

Contexte : Les systèmes embarqués sont déployés dans plusieurs applications telles que les véhicules autonomes, les réseaux de capteurs communicants, les systèmes de gestion d'énergie ou l'e-santé. L'intelligence artificielle (IA) du futur sera embarquée et s'inscrit désormais dans les enjeux stratégiques de la recherche dans le domaine du traitement de l'information appliqué aux systèmes de transport intelligents. Dans le contexte des applications pour véhicules autonomes, les travaux de cette thèse visent à étudier la méthodologie de conception de systèmes embraquant de l'intelligence artificielle pour des applications à forte contraintes et destinées à exploiter l'information en temps réel pour piloter la prise de décision ou de contrôle-commande. Problématique : L'exigence des algorithmes de l'IA, en termes de complexité algorithmique, de temps de calcul, de traitement en flots de données et de consistance de résultats, présente des contraintes qui limitent leur intégration sur des architectures embarquées. Pendant ce temps, les tendances vers des implémentations embarquées et le traitement de faible puissance nécessitent un parallélisme massif et une conception électronique dédiée [1]. L'implémentation des algorithmes de l'IA dans ce cas doit être précédée par une étude A3 (Adéquation Algorithme-Architecture) [2][3][4] permettant d'une part d'effectuer des vérifications formelles le plus tôt possible afin d'assurer la faisabilité et la continuité de la conception et d'autre part, de poser des problèmes d'optimisation de la configuration logicielle/matérielle permettant de dimensionner au mieux les architectures cibles. L'instanciation des architectures matérielles des systèmes embarqués fait face à de fortes contraintes : empreinte mémoire, puissance de calcul, contraintes temporelles et consommation d'énergie. La complexité croissante des algorithmes dans le domaine de l'IA, notamment dans un contexte temps réel, impose le développement de systèmes en prenant en considération ces multiples critères [5]. Ces applications nécessitent l'adoption de l'approche A3 ou d'une conception conjointe logicielle-matérielle [6][7][8] et une étude expérimentale [9]. Objectifs : La conception des systèmes embarquant de l'intelligence artificielle nécessite une adéquation algorithme architecture basée sur une étude de plus en plus fine des contraintes et une configuration matérielle/logicielle à optimiser en prenant en considération les évolutions technologiques des architectures matérielles. Cette approche consiste à décomposer une activité en briques fonctionnelles pour la distribuer au mieux sur une architecture cible. La recherche d'optimalité dans l'adéquation algorithme architecture induit des choix quant à la mémoire disponible dans le système, à la topologie ou le type de calcul et à la cohérence temporelle. Le principe de cette approche consiste à traduire un algorithme au niveau comportemental par un premier graphe de données avec un parallélisme maximal. Ce graphe étant progressivement modifié pour explorer différentes options d'instanciation et implantation de l'algorithme permettant ainsi de guider les choix en termes d'allocation de ressources, de définition des chemins de données, de séquencement des opérateurs et de format de données. Cela passe par une modélisation et une étude qui va explorer l'espace des partitionnements et placements des calculs sur blocs matériels ad-hoc. L'objectif de cette thèse est d'identifier une méthodologie d'optimisation de la configuration matérielle/logicielle optimale. Cette méthodologie sera appliquée pour les systèmes dont : - Les architectures ciblées sont des architectures parallèles pour l'embarqué à fortes contraintes (puissance de calcul et taille mémoire intégrée) - Les algorithmes ciblés sont des algorithmes avec des spécificités au niveau de la complexité, des contraintes d'accès mémoires et des temps de traitement Nous ciblerons les algorithmes d'apprentissage destinés aux véhicules autonomes [10][12][13]. Le choix de la variante algorithmique se fera en prenant en considération les fonctions pertinentes dans le traitement des données capteurs [11] [14] et qui nécessitent une étude ou une réécriture algorithmique pour une configuration optimale. Comparées aux méthodes traditionnelles développées pour les mêmes tâches, les algorithmes de l'IA sont robustes car ils font toujours des prédictions similaires aux scénarios réels présents dans leurs données d'entraînement. L'émergence des architectures hétérogènes embarquées devrait aider à développer la conception des systèmes embarquant cette variante d'algorithmes. Si l'augmentation de la fréquence est limitée, entre autres, par la latence d'accès à la mémoire, ces architectures permettent de faire face à ce problème en offrant un très haut degré de parallélisme. Parmi ces architectures, on trouve les SoCs basés sur des FPGAs ou des GPU et des CPU ARM destinés pour l'embarqué. La définition de cette méthodologie d'optimisation de la configuration matérielle/logicielle optimale sera basée sur l'utilisation d'un ensemble de vecteurs de test logiciels et des algorithmes évalués sur des cibles matérielles le tout associé à une étude analytique des performances. Cette méthodologie permettra de mettre en œuvre une implémentation qui respecte les contraintes temporelles et minimise les ressources matérielles utilisées. Le choix d'une architecture dépendra non seulement des contraintes du système à concevoir mais aussi de l'efficacité des outils qui accompagnent la conception de l'architecture matérielle. Une exploration complète depuis un haut niveau d'abstraction jusqu'au niveau physique (implémentation matérielle) nécessitera la mise en œuvre d'outils logiciels qui prennent en compte des vérifications de cohérence de la solution par rapport aux contraintes imposées. Références : [1] L. L. Abeysekara and H. Abdi, 'Short Paper: Neuromorphic Chip Embedded Electronic Systems to Expand Artificial Intelligence,' 2019 Second International Conference on Artificial Intelligence for Industries (AI4I), Laguna Hills, CA, USA, 2019, pp. 119-121, doi: 10.1109/AI4I46381.2019.00038. [2] Y. SOREL, « Massively Parallel Systems with Real Time Constraints: the Algorithm Architecture Adequation methodology», in: Proc. of Massively Parallel Computing Systems, the Challenges of General-Purpose and Special-Purpose Computing Conference, Ischia Italy, May 1994. [3] A. Vicard. Formalisation et optimisation des systèmes informatiques distribués temps réel embarqués. PhD thesis, Université de Paris Nord, 1999. [4] T. Grandpierre. Modélisation d'architectures parallèles hétérogènes pour la génération automatique d'exécutifs distribués temps réel optimisés. Spécialité électronique, Université de Paris Sud, 2000. [5] E. Oyekanlu and K. Scoles, 'Towards Low-Cost, Real-Time, Distributed Signal and Data Processing for Artificial Intelligence Applications at Edges of Large Industrial and Internet Networks,' 2018 IEEE First International Conference on Artificial Intelligence and Knowledge Engineering (AIKE), Laguna Hills, CA, USA, 2018, pp. 166-167, doi: 10.1109/AIKE.2018.00037. [6] Patrick R. Schaumont, 'A practical Introduction to Hardware/Software Codesign'. 2nd edition. Springer 2012. doi:10.1007/978-1-4614-3737-6. [7] W. Kayankit, W. Suntiamorntut, 'Hardware/software co-design for line detection algorithm on FPGA'. 6th International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology, 2009. ECTI-CON 2009. [8] Y. H. Shiau, C. H. Li, Z. h. Wang and Y. T. Guo, 'Hardware and Software Co-design of the Moving Object Tracking System,' Intelligent Information Hiding and Multimedia Signal Processing (IIH-MSP), 2014 Tenth International Conference on, Kitakyushu, 2014, pp. 305-308. doi: 10.1109/IIH-MSP.2014.82. [9]V. Prutyanov, N. Melentev, D. Lopatkin, A. Menshchikov and A. Somov, 'Developing IoT Devices Empowered by Artificial Intelligence: Experimental Study,' 2019 Global IoT Summit (GIoTS), Aarhus, Denmark, 2019, pp. 1-6, doi: 10.1109/GIOTS.2019.8766355. [10] C. -L. Su, W. -C. Lai, Y. -K. Zhang, T. -J. Guo, Y. -J. Hung and H. -C. Chen, 'Artificial Intelligence Design on Embedded Board with Edge Computing for Vehicle Applications,' 2020 IEEE Third International Conference on Artificial Intelligence and Knowledge Engineering (AIKE), Laguna Hills, CA, USA, 2020, pp. 130-133, doi: 10.1109/AIKE48582.2020.00026. [11] H. Luo, W. Li, W. Luo, F. Li, J. Chen and Y. Xia, 'Embedded Object Detection System Based on Deep Neural Network,' 2020 13th International Congress on Image and Signal Processing, BioMedical Engineering and Informatics (CISP-BMEI), Chengdu, China, 2020, pp. 383-386, doi: 10.1109/CISP-BMEI51763.2020.9263648. [12] C. Kyrkou et al., 'Towards Artificial-Intelligence-Based Cybersecurity for Robustifying Automated Driving Systems Against Camera Sensor Attacks,' 2020 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), Limassol, Cyprus, 2020, pp. 476-481, doi: 10.1109/ISVLSI49217.2020.00-11. [13] Patrick Wenzel, Torsten Schön, Laura Leal-Taixé, Daniel Cremers, 'Vision-Based Mobile Robotics Obstacle Avoidance With Deep Reinforcement Learning'. arXiv:2103.04727 [cs.LG]. ICRA 2021. [14] Rong Kang, Jieqi Shi, Xueming Li, Yang Liu, and Xiao Liu. Dfslam: A deep-learning enhanced visual slam system based on deep local features. arXiv preprint arXiv:1901.07223, 2019.