Vectorisation portable avec maitrise de la précision numérique pour des codes de simulation multi-précision

Portable vectorization with numerical accuracy control for multi-precision simulation codes

• Auteur / Autrice : Lana Scravaglieri
• Direction : Olivier Aumage, Mihail Popov
• Type : Projet de thèse
• Discipline(s) : Informatique
• Date : Inscription en doctorat le 19/10/2022
• Etablissement(s) : Bordeaux
• Ecole(s) doctorale(s) : École doctorale Mathématiques et informatique (Talence, Gironde ; 1991-....)
• Partenaire(s) de recherche : Laboratoire : LaBRI - Laboratoire Bordelais de Recherche en Informatique
• Partenaire(s) de recherche : Equipe de recherche : Supports et Algorithmes pour les applications numériques hautes performances (SATANAS)

Mots clés

Mots clés libres

Vectorisation

Génération de code

Précision variable

Abstraction

Architecture des ordinateurs

Calcul intensif

Vector processing

Abstraction

Variable precision

Code generation

High performance computing

Computer architecture

Résumé

La performance des simulateurs a un impact direct à la fois sur la qualité des résultats de simulation, avec la précision souhaitée et sur la capacité d'explorer une grande variété d'hypothèses scientifiques. Les moyens de calcul parallèle modernes reposent sur des architectures matérielles comprenant plusieurs niveaux de parallélisme dont l'utilisation des unités de calcul SIMD. Ce niveau de parallélisme est de plus en plus important car il permet d'augmenter fortement le nombre d'opérations flottantes par seconde. Dans cette thèse nous nous focalisons sur ce niveau de parallélisme, essayant d'atteindre la performance optimale des noyaux de calculs utilisés dans nos applications. Les difficultés liées à ces unités de calculs sont multiples. En effet, nous sommes face aux différentes architectures toujours en évolution. Chaque architecture possède différents types de jeux d'instructions où leur utilisation optimale dépend de la taille du vecteur, du type utilisé, de la précision requise. Ces jeux d'instructions permettent d'écrire le même calcul de multiple façon, à des précisions différentes. L'utilisation de ces instructions est non-triviale pour les développeurs non spécialistes. Ces difficultés rendent compliqué leur utilisation dans les simulateurs métiers dont la durée de vie est plus longue que celle d'une architecture cible. En partant de ce constat, l'objectif du travail de recherche proposé est d'étudier et de concevoir des techniques d'abstractions permettant de s'affranchir de la dépendance avec les couches matérielles, tout en permettant d'atteindre une précision de calcul voulue. Nous proposons une approche basée sur les techniques de génération de code itérative pour des noyaux vectoriels hautes performances, de façon portable pour les différents jeux d'instructions des architectures telles que Intel/AMD x86, ARM et RISC-V et prenant en compte la précision numérique souhaitée.

The performance of simulators has a direct impact both on the quality of the simulation results and on the study of a wide variety of scientific hypotheses. Modern parallel computing resources are based on complex hardware architectures with several levels of parallelism involving SIMD computing units. This level of parallelism is crucial since it significantly increases the number of floating-point operations per second. In this thesis, we focus on this level of parallelism by trying to attain the optimal performance of the computation kernels used in our applications. The difficulties related to these computational units are multiple. Indeed, we are faced with different hardware architectures which are constantly evolving. Each architecture has different instruction sets where their optimal use depends on the size of the vector, the used type, and the required accuracy. For a given computation these instruction sets could be written in multiple ways, with different accuracies. Moreover, their usage is non-trivial for non-specialist developers. All these difficulties make their usage hard in multi-physique simulators, where their lifespan is longer than a target architecture. Based on this observation, the objective of the proposed research work is to study and design abstraction techniques that provide an accurate SIMD intrinsic without accuracy lost for different hardware architecture such as Intel/AMD x86, ARM, and RISC-V.