Thèse en cours

Developpement d'une technologie SOT-MRAM a faible courant pour integration dans des dispositifs fonctionnels
FR  |  
EN
Auteur / Autrice : Kuldeep Ray
Direction : Gilles Gaudin
Type : Projet de thèse
Discipline(s) : Nanophysique
Date : Inscription en doctorat le 01/12/2021
Etablissement(s) : Université Grenoble Alpes
Ecole(s) doctorale(s) : École doctorale physique
Partenaire(s) de recherche : Laboratoire : Spintronique et Technologie des Composants

Mots clés

FR  |  
EN

Résumé

FR  |  
EN

Les SOT-MRAM apparaissent comme un candidat crédible pour le remplacement des mémoires rapides dans la hiérarchie des mémoires (SRAM de bas niveau, latches) car elles combinent un temps d'écriture inférieure à la nanoseconde, une endurance potentiellement infinie et la non-volatilité. Pour permettre la conception de mémoires SOT-MRAM fiables et à hautes performances, il est obligatoire que la cellule individuelle présente intrinsèquement un comportement hautement déterministe pendant l'opération d'écriture : c'est-à-dire que la cellule individuelle ait un faible taux d'erreur en écriture. Cependant, les cellules SOT-MRAM actuelles ne sont pas déterministes et une brisure de symétrie supplémentaire est nécessaire pour obtenir un comportement déterministe avec un faible taux d'erreur en écriture. L'une des méthodes les plus prometteuses pour obtenir ce comportement déterministe consiste à assister l'écriture par SOT au moyen d'un petit courant STT circulant dans la MTJ. En outre, l'effet SOT souffre également d'un mécanisme de « retournement inverse » intrinsèque pendant l'opération d'écriture, qui peut être aggravé par l'ajout de l'effet STT qui présente également un tel mécanisme intrinsèque. Ces effets de « retournement inverse » empêchent d'atteindre un faible taux d'erreur en écriture. Les objectifs généraux sont les suivants (i) Développer la combinaison d'impulsions SOT et STT pour l'opération d'écriture, optimiser la forme des impulsions pour atteindre un faible taux d'erreur d'écriture (<1e-7) et proposer un schéma d'impulsion compatible avec une architecture de mémoire complète. (ii) Etudier la réduction du courant d'écriture SOT en utilisant une impulsion STT supplémentaire dans la MTJ, l'impact des différents couplages magnétiques dans la MTJ qui peuvent avoir une incidence sur le taux d'erreur d'écriture et les interférences entre les effets SOT et STT. (iii) Etudier l'origine de la rétro-commutation intrinsèque du SOT et proposer des solutions pour la résoudre.