Architecture et conception d'une boucle de rétroaction à température ambiante entre les chaînes de mesure et de contrôle de Qubits semi-conducteurs à température cryogénique

Architecture and design of a room-temperature feedback loop between cryogenic Qubits measurement and control chains

• Auteur / Autrice : Mathieu Toubeix
• Direction : Tristan Meunier
• Type : Projet de thèse
• Discipline(s) : Physique appliquée
• Date : Inscription en doctorat le 10/01/2022
• Etablissement(s) : Université Grenoble Alpes
• Ecole(s) doctorale(s) : École doctorale physique (Grenoble ; 1991-....)
• Partenaire(s) de recherche : Laboratoire : CEA Grenoble (hors LETI et LITEN)

Mots clés

Mots clés libres

Contrôle Qubits

Fpga

Correction d'erreur

Ordinateur Quantique

Qubits control

Error correction

Fpga

Quantum Computer

Résumé

La conception d'un calculateur quantique capable d'exécuter des programmes complexes sur plusieurs centaines de Qubitsnécessite de résoudre le problème des erreursintroduites par lesopérations sur les Qubits et la décohérence des Qubits. Le moyen pressenti pour compenser ces erreurs est d'utiliser des codes correcteurs d'erreurs,un exemple en estle «surface code». Le dénominateur commun à ces codes correcteurs est la nécessité de lire très régulièrement une partie des Qubits et d'appliquer des opérations destinées à corriger les erreurs en fonction du résultat de cette lecture. Il est primordial de réduire au maximum le temps entre la mesure etl'application de la correction, car pendant cette intervallede tempsles erreurscontinueà s'accumuler. L'objectif premier de cette thèse consiste à proposer une architecture numérique innovante à très faible latence (inférieure à 1μs) permettant de corriger des erreurs sur un dispositif réel de Qubits à base de Qubits de spin défini dans des nanostructures semiconductrices. Le second objectif est de concevoir cette architecture sur une carte FPGA déjà mise en œuvre sur des expériences de contrôle et de mesure de Qubits. Enfin, une expérimentation sera menée sur des dispositifs existants à plusieurs Qubits qui seront accessibles par l'étudiant

A functionaland useful Quantum Processing Unit (QPU) able to solve realproblemson hundreds of Qubitswill necessitate a way to correct errors introduced by quantum gates and Qubits decoherence. The foreseen way of doing thisis to use error-correcting codes, such as surface codes for example. The common denominator to these error-correcting codesis the requirement to readregularlya subset of the Qubits andto apply operators to correct errors according to the measurement result.It is essential to reduce as much as possible the time between measurement and error correction, as in the meantime the Qubit error is still accumulating.The first objective of this PhD involves proposing an innovative low-latency (less than 1μs) digitalarchitectureto correct errors in a real spin Qubits device. Thesecond objective is to design this architecture on a FPGA board that is already used in Qubits measurement and control experiments.Finally, the studentwill do experiments on real Qubits devices placed in a cryostatto which the student will have access.