Étude du couplage d'échange dans un réseau de qubit de spin de trous sur silicium

Study of the exchange coupling in silicon-based arrays of hole-spin qubits

• Auteur / Autrice : Victor Millory
• Direction : Silvano De franceschi, Louis Hutin
• Type : Projet de thèse
• Discipline(s) : Nanophysique
• Date : Inscription en doctorat le 18/10/2021
• Etablissement(s) : Université Grenoble Alpes
• Ecole(s) doctorale(s) : École doctorale physique
• Partenaire(s) de recherche : Laboratoire : PHotonique, ELectronique et Ingéniérie QuantiqueS

Mots clés

Mots clés libres

Qubit de spin

Couplage d'échange

Silicon

Spin qubit

Silicium

Exchange coupling

Résumé

L'informatique quantique, de par sa rupture avec l'approche computationnelle classique représente la prochaine frontière des technologies de l'information. De nombreux matériaux et approches ont déjà été explorés, avec une tendance vers le développement d'implémentation compatible avec un grand nombre de qubits. Parmi celle nouvelles approches, les technologies silicium se montrent des plus prometteuses. Les qubit sur silicium élémentaires produits par les laboratoires de recherche académiques ont déjà démontré la faisabilité de portes logiques élémentaires à un ou 2 qubits, avec un taux de fidélité déjà supérieur au seuil requis pour une computation quantique dite « tolérante aux pannes ». A Grenoble, les laboratoires de recherche, aussi bien fondamentale et appliqué, du CEA et du CNRS sont impliqués dans un effort collaboratif visant à développer les technologies silicium nécessaires permettant la réalisation de processeur quantique à grand nombre de qubit. C'est dans cette optique que le Quantum Silicon Group (QSG, https://www.quantumsilicon-grenoble.eu/) à choisie de mettre à profit les capacités d'intégration de la technologie CMOS, accessible via les infrastructures R&D à grande échelle présentes sur le site de Grenoble. En 2016, une expérience du groupe LATEQS (dans les laboratoires de l'IRIG, https://www.lateqs.fr/) a montré pour la première fois qu'un transistor quasi-conventionnel, provenant des lignes de production CMOS de standard industriel du Leti, pouvait être opéré comme qubit de spin [1]. Cette importante preuve de concept s'inscrit dans nos efforts de recherche vers des implémentations garantissant l'intégration un grand nombre de qubit au sein d'un même systeme. Cette vision ambitieuse va de pair avec de nombreux défis à relever à différent niveaux, une large gamme de solution est ainsi encore à explorer et évaluer. Il est par exemple nécessaire de déterminer la combinaison de matériaux la plus approprié, le type de spin le plus avantageux (électron ou trou), le layout le plus optimal, comment initialiser, manipuler et lire un grand nombre de qubit, etc. Le recherche de réponses à ces questions nécessite des efforts massifs en terme de conception du dispositif mais aussi en technique expérimentale et de test. De même, de nombreux aspects physiques restent à éclaircir : des propriétés électroniques des boites quantiques aux mécanismes gouvernant l'interaction entre le qubit de spin et les différents degrés de liberté de leur environnement (Bains de photon et phonon, spin nucléaire etc.). En rapprochant ingénieur, physicien expérimentaliste et théoricien, le Quantum Silicon Group offre un environnement riche et stimulant au sein duquel les doctorants sont amenés à découvrir les multiples facettes de l'univers de la recherche. Il s'agit du tout jeune monde de l'ingénierie quantique ! Ce projet de thèse se concentre uniquement sur l'implémentation de qubit de spin de trou. Les principaux avantages des trous résident dans leur manipulation par champs électriques hautes fréquence qui peuvent être induit via modulation des gates. Ceci est rendu possible par l'interaction spin-orbit présent dans la bande de valence. Le mécanisme de rotation du spin est bien connu (EDSR: Electric dipole spin resonance) et a déjà été le sujet de recherches détaillées, aussi bien théoriques qu'expérimentales, et dont un nombre conséquent a été mené à Grenoble [2]. Le doctorant aura pour tâche d'enquêter sur la nature et le niveau de contrôle de l'échange de couplage entre des qubits de spin de trou voisins. Ces aspects représentent la clef de l'implémentation de portes logiques à 2 qubit ainsi qu'un des défis de l'intégration de qubit à grande échelle. Plus en détail, le doctorant devra déterminer si le couplage d'échange peut être activer ou désactiver efficacement, préciser les contraintes en terme de paramètres géométrique et de layout. Une étude sur la sensibilité du désordre de charge et du bruit engendré est également prévue. Ce travail de recherche sera mené sur des dispositifs présentant des gates interposée, incluant une couche de gates dîtes « plongeantes » contrôlant le niveau d'énergie des boites quantiques, et une couche contrôlant la barrière tunnel entre les boites adjacentes. Le couplage d'échange est théoriquement contrôlable via ces dernières. Ce type de dispositif est en cours de fabrication au Leti sur une technologie FDSOI (Fully-Depleted Silicon-On-Insulator). Les premiers lots devraient être disponibles avant le début de cette thèse. Afin de limiter les risques de possible délais, nous sommes en train de développer une alternative « post-process » à la salle blanche PTA (http://pta-grenoble.com/). Nous récupérons les wafers du Leti avant la phase « back-end of line », ceux-ci contiennent alors le stack des dispositifs fabriqués jusqu'à la première couche de gate. Les wafers sont ensuite découpé en dés et traités à la PTA. Le but est d'ici de déposer une seconde couche de gates, alignée avec les dispositifs existants. Le doctorant sera impliqué dans ce procédé dont le développement a déjà bien été entamé. Le doctorant mènera à bien la caractérisation électrique à température ambiante et à température cryogénique (10mK). Ces expériences incluent la manipulation et la lecture des qubits à l'aide de signaux haute fréquence. La réalisation de programme pilotant les mesures et d'un modèle décrivant les dispositifs sont attendus. Enfin, le doctorant sera encouragé à interagir avec les autres collaborateurs du Quantum Silicon Group et de participer aux évenements organisés avec nos partenaires européennes dans le cadre du projet QLSI (Quantum Large Scale Integretion in Silicon) flagship. [1] Maurand, R., Jehl, X., Kotekar-Patil, D. et al. A CMOS silicon spin qubit. Nat Commun 7, 13575 (2016) [2] Voisin B., et al. Nano Lett. 2016, 16, 1, 88–92 (2015)

Quantum computing is a major new frontier in information technology with the potential for a disruptive impact. Many different materials and approaches have been explored so far, with an increasing effort on scalable implementations based on solid-state platforms. Among these, silicon is emerging as a promising route to quantum computing. Elementary silicon qubit devices made in academic research labs have already shown high-fidelity operation with one- and two-qubit quantum gates exceeding the threshold for fault-tolerant quantum computation. In Grenoble, fundamental and applied research laboratories of CEA and CNRS are involved in a collaborative effort to take silicon-based qubits to the next readiness level in order to open the way to the realization of quantum processors containing large numbers of qubits. To do so, the Grenoble Quantum Silicon Group (QSG, http://www.quantumsilicon-grenoble.eu) has chosen to leverage the integration capabilities of CMOS technology, which is accessible via industrial-scale R&D facilities available on site. In 2016, an experiment performed at the LaTEQS laboratory of Irig (https://www.lateqs.fr) showed for the first time that an almost conventional silicon transistor coming from Leti's industry-standard CMOS fab line can be operated as a spin-qubit device [1]. From this important proof of concept, we have been directing our research efforts to towards truly scalable device implementations. This is an ambitious goal with many challenges at different levels and a still wide range of possible solutions to explore and evaluate. We still have to figure out the most suitable material combination, the type of spin qubit encoding (e.g., electron or hole spins?), the most appropriate device layout, how to initialize, manipulate and read large number of qubits, etc. Addressing all these open questions requires a massive effort in device engineering as well as in the development of experimental techniques and setups. Moreover, there is still plenty of physics to understand: from the electronic properties of quantum dots to the mechanisms governing the interaction between the spin qubits and various degrees of freedom of their environment (phonon and photon fields, nuclear spins, etc.). By bringing engineers, experimental and theoretical physicists, QSG offers a rich and stimulating environment where PhD students are exposed to a broad range of multidisciplinary aspects of research. This is the emerging world of quantum engineering! The specific PhD project proposed here focuses on hole spin-qubit implementations. The main advantage of holes lies in the fact that they can be manipulated by means of high-frequency electric fields, which can be readily induced via gate-voltage modulation. This is possible thanks to the spin-orbit coupling inherently present in the valence band. The spin rotation mechanism is generally known as electric-dipole spin resonance, and it has been the subject of extensive theoretical and experimental studies, many of which carried out in Grenoble [2]. The PhD student will investigate the nature and the level of control on the exchange coupling between hole spins in neighboring quantum dots. This is a key aspect in the implementation of two-qubit logic operations, as well as in the design of scalable qubit arrays. More specifically, the student will address relevant questions such as: can the exchange coupling be efficiently turned on and off? What are the constrains in terms of device geometrical parameters and gate layout? What is the sensitivity to charge disorder and noise? This research work will be carried out on devices with multiple overlapping gates, including one layer of plunger gates, controlling the energy level of each quantum dot, and one layer of barrier gates, controlling the tunnel barrier between adjacent quantum dots. Hence, we expect the exchange coupling to be controlled via the barrier gate. Such types of devices are currently being fabricated by Leti using FDSOI (Fully-Depleted Silicon-On-Insulator) technology. The first lots should become available before the beginning this PhD thesis. In order to mitigate the risk of a possible delay, we are developing a post-processing route at the PTA cleanroom (http://pta-grenoble.com). In practice, we take Leti's wafers out of the fabrication line before the fabrication of the back-end-of-line stack. These wafers contains fully fabricated devices up to the first gate layer. The wafers are diced and processed in small chips at the PTA. The goal is to deposit a second gate layer aligned on the existing device structures. The PhD student will be involved in this post-fabrication process, which has already been developed to a good extend. The student is expected to carry out a variety of electrical measurements from room to low (10 mK) temperature. Qubit experiments will involve high-frequency signals for spin manipulation and readout. Coding of measurement programs and simple device modeling is also expected. Finally, the PhD student will be encouraged to strongly interact with the other collaborators in QSG and to participate in the meetings with our European partners, e.g. in the context of the QLSI flagship project. [1] Maurand, R., Jehl, X., Kotekar-Patil, D. et al. A CMOS silicon spin qubit. Nat Commun 7, 13575 (2016) [2] Voisin B., et al. Nano Lett. 2016, 16, 1, 88–92 (2015)