Conception d'un circuit dédié au calcul dans la mémoire à base de technologie 3D innovante

Circuit design of an innovative logic/memory CUBE for In-Memory-Computing

• Auteur / Autrice : Mona Ezzadeen
• Direction : Jean-michel Portal
• Type : Projet de thèse
• Discipline(s) : Sciences pour l'ingénieur
• Date : Soutenance en 2022
• Etablissement(s) : Aix-Marseille
• Ecole(s) doctorale(s) : Sciences pour l'ingénieur : Mécanique, Physique, Micro et Nanoélectronique (353)
• Jury : Président / Présidente : Cristell Maneux
• Jury : Examinateurs / Examinatrices : Francois Andrieu, Bastien Giraud
• Jury : Rapporteur / Rapporteuse : Olivier Sentieys, Ian O'connor

Mots clés

Mots clés libres

ReRAM

ReRAM 3D

Vrram

Calcul en mémoire

Calcul proche mémoire

Intelligence artificielle

Réseaux de neurones binaires

Calcul neuromorphique

ReRAM

3D ReRAM

Vrram

In-memory-computing (IMC)

Near-memory-computing (NMC)

Artificial intelligence (AI)

Binary neural networks (BNN)

Neuromorphic computing

Résumé

Avec le développement de l'internet des objets et de l'intelligence artificielle, le ''déluge de données'' est une réalité, poussant au développement de systèmes de calcul efficaces énergétiquement. Dans ce contexte, en effectuant le calcul directement à l'intérieur ou à proximité des mémoires, le paradigme de l'in/near-memory-computing (I/NMC) semble être une voie prometteuse. En effet, les transferts de données entre les mémoires et les unités de calcul sont très énergivores. Cependant, les classiques mémoires Flash souffrent de problèmes de miniaturisation et ne semblent pas facilement adaptées à l'I/NMC. Ceci n'est pas le cas de nouvelles technologies mémoires émergentes comme les ReRAM. Ces dernières souffrent cependant d'une variabilité importante, et nécessitent l'utilisation d'un transistor d'accès par bit (1T1R) pour limiter les courants de fuite, dégradant ainsi leur densité. Dans cette thèse, nous nous proposons de résoudre ces deux défis. Tout d'abord, l'impact de la variabilité des ReRAM sur les opérations de lecture et de calcul en mémoire est étudié, et de nouvelles techniques de calculs booléens robustes et à faible impact surfacique sont développées. Dans le contexte des réseaux de neurones, de nouveaux accélérateurs neuromorphiques à base de ReRAM sont proposés et caractérisés, visant une bonne robustesse face à la variabilité, un bon parallélisme et une efficacité énergétique élevée. Dans un deuxième temps, pour résoudre les problèmes de densité d'intégration, une nouvelle technologie de cube mémoire 3D à base de ReRAM 1T1R est proposée, pouvant à la fois être utilisée en tant que mémoire de type NOR 3D dense qu'en tant qu'accélérateur pour l'I/NMC.

With the advent of edge devices and artificial intelligence, the data deluge is a reality, making energy-efficient computing systems a must-have. Unfortunately, classical von Neumann architectures suffer from the high cost of data transfers between memories and processing units. At the same time, CMOS scaling seems more and more challenging and costly to afford, limiting the chips' performance due to power consumption issues. In this context, bringing the computation directly inside or near memories (I/NMC) seems an appealing solution. However, data-centric applications require an important amount of non-volatile storage, and modern Flash memories suffer from scaling issues and are not very suited for I/NMC. On the other hand, emerging memory technologies such as ReRAM present very appealing memory performances, good scalability, and interesting I/NMC features. However, they suffer from variability issues and from a degraded density integration if an access transistor per bitcell (1T1R) is used to limit the sneak-path currents. This thesis work aims to overcome these two challenges. First, the variability impact on read and I/NMC operations is assessed and new robust and low-overhead ReRAM-based boolean operations are proposed. In the context of neural networks, new ReRAM-based neuromorphic accelerators are developed and characterized, with an emphasis on good robustness against variability, good parallelism, and high energy efficiency. Second, to resolve the density integration issues, an ultra-dense 3D 1T1R ReRAM-based Cube and its architecture are proposed, which can be used as a 3D NOR memory as well as a low overhead and energy-efficient I/NMC accelerator.