Thèse soutenue

Solutions non-intrusives, génériques et quasi-statiques pour le test et le calibrage de circuits intégrés en bande millimétrique

FR  |  
EN
Auteur / Autrice : Olivier Occello
Direction : Philippe FerrariManuel Barragán AsianMarc Margalef rovira
Type : Thèse de doctorat
Discipline(s) : Nanoélectronique et nanotechnologie
Date : Soutenance le 12/02/2024
Etablissement(s) : Université Grenoble Alpes
Ecole(s) doctorale(s) : École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble ; 199.-....)
Partenaire(s) de recherche : Laboratoire : Techniques de l’informatique et de la microélectronique pour l’architecture des systèmes intégrés (Grenoble, Isère, France ; 1994-....)
Jury : Président / Présidente : Sylvain Bourdel
Examinateurs / Examinatrices : Gildas Léger
Rapporteurs / Rapporteuses : Guillaume Ducournau, Rozenn Allanic

Résumé

FR  |  
EN

Depuis le début des années 2010, nous assistons à une augmentation des applications en bande millimétrique des systèmes sur puce (« System On Chip » - SoC). La croissance des fréquences de travail demande des innovations à différents niveaux, allant du développement de technologies plus performantes au test plus efficace, en passant par des enjeux de conception intégrée pour deux de ces besoins émergents sont regroupés autour de deux applications principales : les télécommunications et les véhicules autonomes. Dans cette thèse, nous présentons une méthode de test de circuits intégrés en bande millimétrique basée sur l’apprentissage automatique dont la complexité est drastiquement réduite. Cette méthode utilise des capteurs de variations de process qui sont de par leur conception non-intrusifs, génériques et quasi-statiques. Ces capteurs ont pour avantage de donner des informations sur les variations dues au process, des caractéristiques physiques des circuits, et non sur les performances de parties de ces circuits, ce qui rend la démarche plus générique. Les capteurs de variations de process de caractéristiques simples sont alors mesurables en quasi-statique, réduisant la complexité du test par rapport à un test fonctionnel. Enfin, ces capteurs sont généralement déjà présents sur le wafer, ils sont déjà intégrés et mesurés par le fondeur pour son monitorage de la technologie, ce qui réduit la complexité du test, et réduit les coûts silicium, de mesure des capteurs de variations de process et de conception.La méthode de test a été démontrée à l’aide de deux démonstrateurs intégrés sur la technologie STM BiCMOS 55 nm. Diverses pistes de conception de LNA, notamment sur les composants passifs, ont été explorées. La méthode proposée a été appliquée pour la prédictions des paramètres S et de la figure de bruit NF de deux LNAs à 25 et 27 GHz. Une étude de reproductibilité des mesurées a été réalisée, et a pu conforter nos conclusions. Nous avons donc pu prédire des paramètres S (Gain et Return Loss) et la figure de bruit (NF) d’un LNA en bande millimétrique, uniquement à partir de signatures de capteurs PT, mesurées automatiquement par le fondeur, à des fréquences de l’ordre du kilohertz. Une méthode de calibrage dérivée de la méthode de test a été également décrite. Pour sa démonstration, un LNA accordable a été conçu, utilisant une diode PIN comme capacité variable. Seule la première étape de la démonstration a pu être menée à bien, principalement en raison de l’ensemble de données à disposition de taille réduite.