Modélisation formelle pour tester l'isolation des ressources dans un système-sur-puce

Formal Modeling for Testing of System-on-Chip Resource Isolation

• Auteur / Autrice : Philippe Ledent
• Direction : Radu Mateescu, Wendelin Bernhard Serwe, Hajer Ferjani
• Type : Thèse de doctorat
• Discipline(s) : Informatique
• Date : Soutenance le 24/10/2024
• Etablissement(s) : Université Grenoble Alpes
• Ecole(s) doctorale(s) : École doctorale Mathématiques, sciences et technologies de l'information, informatique (Grenoble ; 1995-....)
• Partenaire(s) de recherche : Laboratoire : Institut national de recherche en informatique et en automatique (France ; 1979-....). Centre de recherche de l'université Grenoble Alpes (1992-....)
• Partenaire(s) de recherche : Equipe de recherche : Equipe-projet Construction de systèmes concurrents vérifiés (Montbonnot, Isère, France ; 2012-2025)
• Jury : Président / Présidente : Bertrand Mnacho Echenim
• Jury : Examinateurs / Examinatrices : Éric Jenn
• Jury : Rapporteurs / Rapporteuses : Emmanuelle Encrenaz, Franz Wotawa

Mots clés

Mots clés contrôlés

Systèmes sur puce

Mots clés libres

Isolation des Ressources Matérielles

Validation Formelle

Méthodes Formelles

Exigences de sécurité

Système-Sur-Puce

Portable-Test and Stimulus Standard

Security Requirements

Hardware Resource Isolation

System-On-Chip

Formal Validation

Formal Methods

Portable-Test and Stimulus Standard

Résumé

Lors de la conception de Systèmes-sur-Puce, il est primordial de trouver les bogues avant la production en prévention de gaspillage de temps, d’argent, et de matériaux. Considérant que les tests dirigés traditionnels ne suffisent plus, l’industrie du semi-conducteur propose le nouveau langage PSS afin de se diriger vers la modélisation pour le test. Notre travail fait de la boîte à outils CADP et ses outils annexes un support formel à PSS. Nous proposons une alternative à la génération de tests selon PSS en formalisant la sémantique de PSS afin d’exprimer les modèles sous la forme de STE (Système de Transition Étiquité). Les bénéfices immédiats sont : (1) l’accès à la vérification formelle des modèles pour trouver les erreurs de modélisation avant la génération de tests et (2) la connexion aux tests de conformité qui produisent un GTC (Graphe de Tests Complet) contenant toutes les exécutions possibles du modèle comportemental respectant le test désiré, duquel sont extraits des suites de tests garantissant la couverture du GTC. Notre méthodologie est appliquée à trois exemples : (1) le protocole APB de ARM, (2) un modèle habilement construit pour illustrer les ambigüités sémantiques de PSS et (3) l’exigence de sécurité de l’isolation matérielle des ressources. Les tests produits par notre travail ont aidé à détecter des fautes sur un Système-sur-Puce en développement chez STMicroelectronics.

In SoC (System-on-Chip) design, finding bugs before production is mandatory to prevent wasting time, money, and material. Considering that traditional directed tests are not sufficient, the EDA (Electronic Design Automation) industry proposes the new language PSS (Portable test and Stimulus Standard)to move towards modeling for testing. Our work makes the CADP toolbox and its companion tools a formal-based support for PSS. We propose an alternative for PSS test generation by formalizing PSS semantics in order to express models as LTSs (Labeled Transition Systems). The two immediate benefits are: (1) access to model checking that finds modeling errors prior to test generation, and (2) connection to conformance testing that produces the CTG (Complete Test Graph) containing all possible executions of the behavioral model that respect the desired test, from which extracted test suites guarantee coverage of the CTG.Our methodology is applied to three examples: (1) ARM’s APB (AMBA Peripheral Bus) protocol, (2) a carefully crafted example that illustrates PSS semantic ambiguities, and (3) the security requirement of hardware resource isolation. The tests produced by this work have detected bugs on an SoC under development at STMicroelectronics.