Thèse soutenue

Développement et caractérisation d’un circuit intégré de lecture de détecteurs LGAD destinés à la mesure 'pico-seconde' du temps de vol pour l'expérience ATLAS

FR  |  
EN
Auteur / Autrice : Maxime Morenas
Direction : Christophe de La Taille
Type : Thèse de doctorat
Discipline(s) : Electronique et Optoélectronique
Date : Soutenance le 30/11/2023
Etablissement(s) : Institut polytechnique de Paris
Ecole(s) doctorale(s) : École doctorale de l'Institut polytechnique de Paris
Partenaire(s) de recherche : Laboratoire : Organisation de Micro-Electronique Générale Avancée (Palaiseau, Essonne) - Organisation de Micro-Électronique Générale Avancée / OMEGA
Jury : Président / Présidente : Laurent Serin
Examinateurs / Examinatrices : Christophe de La Taille, Angelo Rivetti, Marlon Barbero, Etiennette Auffray Hillemanns, Sophie Baron
Rapporteurs / Rapporteuses : Angelo Rivetti, Marlon Barbero

Mots clés

FR  |  
EN

Mots clés contrôlés

Résumé

FR  |  
EN

Le développement d'un nouveau détecteur LGAD (Low Gain Avalanche Diodes) ouvre la voie à de nouvelles,mesures temporelles de l'ordre de quelques picosecondes pour les détecteurs pixellisés. Les expériences ATLAS et CMS,au CERN attendent de ce nouveau détecteur des mesures de précision sur les collisions de particules afin de réduire les,problématiques d'empilement de signal lié à la haute luminosité de l'accélérateur en phase 3. Ces nouveaux détecteurs,demandent une nouvelle génération d'ASIC de lecture pour mesurer le temps avec une précision améliorée de plusieurs,ordres de grandeur par rapport aux performances existantes. L'ASIC est basé sur des amplificateurs GHz et des TDC,(Time to Digital Converters) avec des performances et des budgets de consommation au-delà de l'état de l'art. Le circuit,devra par ailleurs résister à des niveaux d'irradiations très important (plusieurs centaines de Mrad). L'objet de la thèse est,de simuler, développer et caractériser cet ASIC dans le cadre de la collaboration ATLAS.