Thèse soutenue

Caractérisation et modélisation des composants MOS des technologies avancées (FDSOI, nanofil, GaN HEMT, LTPS…)

FR  |  
EN
Auteur / Autrice : Donghyun Kim
Direction : Francis BalestraJae Woo LeeChristoforos Theodorou
Type : Thèse de doctorat
Discipline(s) : Nanoélectronique et nanotechnologie
Date : Soutenance le 05/12/2023
Etablissement(s) : Université Grenoble Alpes en cotutelle avec Koryŏ taehakkyo. Asea munje yŏn’guso (Séoul, Corée S.)
Ecole(s) doctorale(s) : École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble ; 199.-....)
Partenaire(s) de recherche : Laboratoire : Institut de microélectronique, électromagnétisme et photonique - Laboratoire d'hyperfréquences et de caractérisation (Grenoble)
Jury : Président / Présidente : Ji-Woon Yang
Examinateurs / Examinatrices : Hyun Suk Kim, Pascal Masson, Quentin Rafhay
Rapporteurs / Rapporteuses : Hyun Suk Kim, Pascal Masson

Résumé

FR  |  
EN

Dans cette étude, la caractérisation électrique et la modélisation de divers dispositifs électroniques basés sur la structure MOSFET ont été effectuées.-La caractérisation électrique des FET à nanofeuillets empilés verticalement sur FDSOI a été réalisée en utilisant une approche statistique. Ces NSFET présentaient diverses dimensions et ont été étudiés à la fois pour les NFET et les PFET. Chaque dispositif a été mesuré dans un grand nombre de matrices, totalisant plus de 170 unités. Les paramètres électriques ont été extraits au moyen de diverses méthodes, notamment la fonction Y et la fonction LW, entre autres. La corrélation entre différents paramètres électriques tels que Ion, Ioff, SS, la mobilité et les facteurs de dégradation de la mobilité a été étudiée. L'écart-type de chaque paramètre électrique a été utilisé pour interpréter la loi de Pelgrom.-L'analyse des GaN HEMT jusqu'à la température cryogénique a été effectuée. Une caractérisation électrique détaillée et l'extraction des paramètres du transistor ont été réalisées sur des HEMT GaN/Si compatibles CMOS de 200 mm, même à des températures cryogéniques extrêmement basses. Les principaux paramètres du transistor, tels que la tension de seuil Vth, la mobilité à faible champ μ0, l'oscillation inférieure au seuil SS, et la résistance série source-drain Rsd, ont été extraits dans la région linéaire en utilisant les méthodes de la fonction Y et de la fonction Lambert-W, et ce, pour des longueurs de grille allant jusqu'à 0,1 μm. La méthode de la fonction Y a également été employée dans la région de saturation pour extraire la vitesse de saturation. Les résultats indiquent que ces dispositifs GaN/Si HEMT conservent leur excellent fonctionnement même à très basse température, avec une amélioration de la mobilité et de la pente inférieure au seuil.L'analyse TLM a également révélé que la résistance série source-drain Rsd est davantage limitée par la résistance de contact que par la résistance de la région d'accès 2DEG lorsque la température diminue.-Les caractéristiques électriques et le profilage des pièges dans les TFT LTPS par rapport aux substrats rigides et flexibles ont été examinés.Nous avons mené une étude approfondie du transport de porteurs dans des transistors à couches minces en silicium polycristallin de type p (LTPS) sur un substrat flexible, en le comparant avec celui sur un substrat en verre, dans le but d'améliorer les performances du dispositif. Afin de comprendre l'origine du transport des porteurs sur ces substrats différents, nous avons effectué des caractérisations dépendantes de la température pour des paramètres des dispositifs électriques tels que VTH, SS, Ion et μeff.Il est bien établi que la taille des grains de poly-Si (Lgrain) et la hauteur de barrière (EB) entre les joints de grains sont les principaux facteurs déterminant le transport dans le silicium polycristallin, et ces paramètres peuvent être extraits en utilisant le modèle de mobilité polycristalline. Cependant, nos études systématiques ont montré que ce n'est pas la taille des grains, mais plutôt la hauteur de la barrière EB, qui a une plus grande influence sur la dégradation des TFT LTPS sur les substrats flexibles. La hauteur de barrière EB sur un substrat flexible est environ 18 fois plus élevée que sur un substrat en verre, tandis que la taille des grains est similaire pour les deux types de substrats. En comparaison avec les TFT LTPS sur substrat en verre, une hauteur de barrière EB plus élevée entraîne une dégradation d'environ 24 % de l'Ion, 30 % de la SS et 21 % de μeff sur le substrat flexible à température ambiante.L'analyse du bruit basse fréquence (LFN) a également révélé que la densité totale de pièges (Nt) sur un substrat flexible est jusqu'à quatre fois plus élevée que sur un substrat en verre, confirmant ainsi la valeur élevée de EB dans le dispositif fabriqué sur le substrat flexible.