Optimisation de l'interface diélectrique/GaN pour la grille MIS des transistors de puissance

Optimization of dielectric/GaN interface for MIS gate power devices

• Auteur / Autrice : Pedro Fernandes Paes Pinto Rocha
• Direction : Bassem Salem, Eugénie Martinez, Laura Vauche, William Vandendaele
• Type : Thèse de doctorat
• Discipline(s) : Nanoélectronique et nanotechnologie
• Date : Soutenance le 28/11/2023
• Etablissement(s) : Université Grenoble Alpes
• Ecole(s) doctorale(s) : École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble ; 199.-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire d'électronique et de technologie de l'information (Grenoble ; 1967-....)
• Jury : Président / Présidente : Ahmad Bsiesy
• Jury : Examinateurs / Examinatrices : Sylvain Bollaert, Aurore Constant
• Jury : Rapporteur / Rapporteuse : Daniel Alquier, Marie-Paule Besland

Mots clés

Mots clés contrôlés

Convertisseurs électriques

Nitrure de gallium

Transistors MOSFET

Dispositifs diélectriques

Mots clés libres

Puissance

Grille

Interface

GaN

Transistors

Interface

Power

GaN

Gate

Transistors

Résumé

Pour atteindre les objectifs de l’Accord de Paris sur le climat, il est crucial de diminuer l’intensité énergétique mondiale. Un levier de diminution est la réduction des pertes lors des étapes de conversion d’énergie électrique via des composants de puissance GaN sur Si plus petits et plus efficaces. L’architecture MOSc-HEMT («MOS-channel High Electron Mobility Transistor ») à tension de seuil VTH positive (ou normally-off) est en développement au CEA-Leti afin d’adresser ces besoins pour des convertisseurs de basse tension (< 900 V). Contrairement à la grille p-GaN, le caractère normally-off est obtenu en gravant la barrière AlGaN puis en fabriquant une grille MIS en utilisant l’Al2O3 comme diélectrique de grille. Toutefois, la présence de rugosité et de pièges à l’interface diélectrique/GaN est critique pour la fiabilité du transistor, pouvant réduire le VTH, introduire des instabilités du VTH et dégrader la mobilité des électrons. Il est ainsi essentiel d’optimiser l’empilement diélectrique/GaN afin de viabiliser la fabrication des MOSc-HEMTs.Ainsi, l’objectif de cette thèse est d’optimiser l’interface diélectrique/GaN en développant des méthodes de caractérisation physico-chimique en complément de véhicules de test électrique simplifiés, et en utilisant ces méthodes pour étudier l’impact de différents procédés de fabrication. Cela a permis dans un premier temps d’étudier l’empilement Al2O3/GaN gravé en : 1) analysant l’impact de la gravure sur la mobilité des électrons ; 2) étudiant l’impact des recuits après dépôt (PDA). Dans un deuxième temps, des diélectriques alternatifs à l’Al2O3 tels que l’AlSiO et l’AlON ont été développés et caractérisés en vue d’augmenter la stabilité thermique du diélectrique et de réduire les instabilités de VTH. Ces travaux ont permis d’obtenir des informations sur l’interface diélectrique/GaN et de proposer des alternatives à l’Al2O3, comme l’AlON accompagné d’un recuit à haute température.

To achieve the Paris Climate Agreement objectives, it is crucial to reduce the global energy intensity. One solution is the reduction of energy losses during power conversion by using smaller and more efficient GaN-on-Si power converters. The MOSc-HEMT (''MOS-channel High Electron Mobility Transistor'') architecture with positive threshold voltage VTH (or normally-off) is currently under development at CEA-Leti to address these needs for low-voltage converters (< 900 V). Unlike p-GaN gate, the normally-off behavior is achieved by etching the AlGaN barrier and then fabricating a MIS gate using Al2O3 as the gate dielectric. However, the presence of roughness and traps at the dielectric/GaN interface is critical to the transistor reliability, potentially reducing VTH, introducing VTH instabilities and degrading the electron mobility. It is therefore essential to optimize the dielectric/GaN stack in order to fabricate reliable of MOSc-HEMTs.Thus, the aim of this thesis is to optimize the dielectric/GaN interface by developing physico-chemical characterization methods as a complement of simplified electrical test vehicles, and using these methods to study the impact of different fabrication processes. At first, the etched Al2O3/GaN stack was studied by: 1) analyzing the impact of etching on the electron mobility; 2) studying the impact of Post-Deposition Annealing (PDA). Secondly, alternative dielectrics to Al2O3 such as AlSiO and AlON were developed and characterized in order to increase the dielectric's thermal stability and to reduce VTH instabilities. This work provided information on the dielectric/GaN interface and led to the proposal of alternatives to Al2O3, such as AlON followed by high-temperature annealing.