Conception d'interconnexions radio et caractérisation de l'effet des frontières au sein des circuits fortement multicouches de type CMOS, PCB

Design of radio interconnections and characterisation of the effect of boundaries within highly multilayer circuits of the CMOS, PCB

• Auteur / Autrice : Bryan Treguer
• Direction : Thierry Le Gouguec
• Type : Thèse de doctorat
• Discipline(s) : Electronique
• Date : Soutenance le 20/12/2023
• Etablissement(s) : Brest
• Ecole(s) doctorale(s) : École doctorale Mathématiques et sciences et technologies de l'information et de la communication en Bretagne Océane (Brest)
• Partenaire(s) de recherche : Laboratoire : Laboratoire en sciences et techniques de l'information, de la communication et de la connaissance
• Jury : Président / Présidente : Philippe Besnier
• Jury : Examinateurs / Examinatrices : Thierry Le Gouguec, Philippe Besnier, Bernard Flechet, Daniela Dragomirescu, Rozenn Allanic, Pierre-Marie Martin
• Jury : Rapporteurs / Rapporteuses : Bernard Flechet, Daniela Dragomirescu

Mots clés

Mots clés contrôlés

Interconnexion de réseaux (télécommunications)

Systèmes sur puce

Ondes électromagnétiques -- Propagation

Mots clés libres

Propagation électromagnétique

Interconnexion

PCB

Silicium

WiNoC

Electromagnetic propagation

Interconnect

PCB

Silicon

WiNoC

Résumé

Avec l’émergence de nouvelles applications telles que l’intelligence artificielle (IA), le big data ou l’internet des objets (loT) la demande de débits de données augmente. Les réseaux sur puces actuels NoC étant essentiellement filaires il est nécessaire de changer de paradigme. Ainsi les interconnexions sans fils sur puce de type WiNoC sont apparues comme une solution prometteuse. Elles permettent une forte reconfigurabilité, une réduction de la complexité de routage des circuits ainsi qu’une communication de type broadcast. Dans cette thèse, la propagation électromagnétique au niveau intra-puce est analysée pour des substrats fortement multicouches de type CMOS ou PCB. Le dimensionnement du canal de transmission, dans le but d’obtenir de larges bandes passantes, est proposée en bande V. Plusieurs méthodes permettant de maximiser le canal de transmission sur silicium sont étudiées. Elles incluent la conception d’antennes intégrées sur un guide d’ondes à plans parallèles, l’optimisation de la forme de la zone à pertes, l’association de réflecteurs avec une zone dopée Si-BR et la conception de transition CPW-SIW. L’analyse des performances des systèmes WiNoC mesurés est ensuite effectuée dans le domaine temporel. Elle permet d’estimer les débits de données disponibles et l’efficacité énergétique des circuits mesurés. En considérant une modulation OOK, une largeur de bande de 14 GHz et une distance inter-élément entre deux dipôles de 14 mm, un débit de données de 16 Gbits/s pour une consommation de 2.56 pJ/bit sont obtenues.

With the emergence of new applications such as artificial intelligence (Al), big data and the Internet of Things (loT), demand for data rates is increasing. Current NoC networks- on-chips are essentially wired, so a paradigm shift is needed. Wireless network on- chip (WiNoC) interconnections have emerged as a promising solution. They offer high reconfigurability, reduced circuit routing complexity and allows broadcast communication. In this thesis, electromagnetic propagation at the intra-chip level is analyzed for highly multilayer substrates such as CMOS or PCBs. The sizing of the transmission channel, in order to provide large bandwidths, is proposed in V-band. Several methods for maximizing the transmission channel on silicon are being studied. These include the design of antennas integrated on a parallel-plate waveguide, the shape optimization of the lossy zone, the association of reflectors with a LR-Si doped areas and the design of CPW-SIW transitions. The performance of the WiNoC systems measured is then analyzed in the time domain. This is used to estimate the available data rate and the energy efficiency of the measured circuits. Assuming OOK modulation, a bandwidth of 14 GHz and an inter-element distance between two dipoles of 14 mm, a data rate of 16 Gbits/s for a power consumption of 2.56 pJ/bit are obtained.