Durcissement d’un circuit mémoire à Multiple-Cell Upsets

Memory circuit hardening to Multiple-Cell Upsets

• Auteur / Autrice : Leonardo Heitich Brendler
• Direction : François Rivet, Ricardo Reis, Yann Deval
• Type : Thèse de doctorat
• Discipline(s) : Electronique
• Date : Soutenance le 15/12/2023
• Etablissement(s) : Bordeaux en cotutelle avec Universidade Federal do Rio Grande do Sul (Porto Alegre, Brésil)
• Ecole(s) doctorale(s) : École doctorale des sciences physiques et de l’ingénieur (Talence, Gironde ; 1995-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire de l'intégration du matériau au système (Talence, Gironde)
• Jury : Président / Présidente : Fernando Silveira
• Jury : Examinateurs / Examinatrices : Luciano Copello Ost, Berg Melanie
• Jury : Rapporteur / Rapporteuse : Fernando Silveira, José luis Güntzel

Mots clés

Mots clés contrôlés

Microcontrôleurs

Taux d'erreurs sur les bits

Ordinateurs -- Mémoires à accès sélectif

Appareils électroniques -- Effets des rayonnements

Détecteurs

Mots clés libres

Cellule de détection

Multiple-Cell Upsets

Durcissement par rayonnement

Single-Event Upsets

Erreurs logicielles

SRAM

Detection cell

Multiple-Cell Upsets

Radiation hardening

Single-Event Upsets

Soft errors

SRAM

Résumé

Une nouvelle ère de l’exploration spatiale se profile avec une augmentation exponentielle des satellites et une réduction drastique des coûts. Les circuits mémoire constituent une partie fondamentale des applications spatiales, et des techniques pour faire face aux effets des radiations sur ces circuits font l’objet d’études constantes. Avec les progrès dans la réduction de la technologie, le nombre de Multiple-Cell Upsets (MCUs) dans un plan mémoire augmente, rendant les techniques conventionnelles insuffisantes pour maintenir la robustesse du circuit. Dans ce contexte, ce travail détaille une nouvelle manière de traiter les MCUs dans les Mémoires Statiques à Accès Aléatoire (SRAMs) pour les applicationsspatiales. La méthode consiste en une entrelacée spatiale d’un plan mémoire avec un réseau de détecteurs de radiation. Au bas de ce plan, un circuit logique est mis en oeuvre pour créer un signal d’alarme lorsqu’une particule induite par le rayonnement impacte le plan mémoire et modifie l’état du détecteur. Les analyses présentées dans ce travail peuvent être divisées en deux étapes. Tout d’abord, à titre de preuve de concept, un circuit prototype composé des détecteurs de rayonnement a été fabriqué dans la technologie de processus CMOS (Complementary Metal-Oxide-Semiconductor) 350 nm et testé selon deux méthodologies : les tests Single Event Upset (SEU)/MCU induits électriquement etles tests au laser pour les Single Event Effect (SEE). Les résultats des mesures sur silicium confirment le bon fonctionnement du circuit, détectant des événements uniques et multiples insérés à différentes positions des plans de détection évalués. De plus, une SRAM de données/détection de 32 kb entrelacée a été conçue dans la technologie de 28 nm FD-SOI (Fully Depleted Silicon On Insulator) et testée à l’aide de simulations après la mise en page. Les résultats confirment le bon fonctionnement des cellules de données et de détection de la mémoire, détectant également des événements uniques et multiples insérés à différentes positions du réseau mémoire. En raison de sa nature personnalisable,la méthode proposée permet de varier le nombre de cellules de détection ajoutées en visant l’équilibre entre la robustesse et les surcoûts. Un outil a été développé pour générer automatiquement la mise en page du coeur d’une SRAM résistante aux radiations, facilitant ainsi l’application de cette nouvelle approche et offrant une gamme de tailles et de configurations de protection. En considérant le rapport entre le nombre de cellules de données et de détection utilisées dans la SRAM conçue dans ce travail (50%), la méthode de détection peut fournir une probabilité de détection des MCU dans un plan de mémoire qui peut approcher les 100%. Les nouveaux défis découlant de l’augmentation du taux de MCU dans les noeuds modernes bénéficient de cette nouvelle méthode validée dans ce travail, car avec l’augmentation du nombre d’événements dans un plan de mémoire, la probabilité de détecter un événement augmente également.

A new era of space exploration is coming with an exponential increase in satellites and a drastic cost reduction. Memory circuits are a fundamental part of space applications, and techniques to deal with the radiation effects in these circuits are always studied. With the advancements in technology scaling, the number of Multiple-Cell Upsets (MCUs) in a memory plan increases, making conventional techniques insufficient to maintain circuit robustness. In this context, this work details a new way to deal with the MCUs in Static Random-Access Memories (SRAMs) for space applications. The method involves of spatially interleaving a memory plan with a network of radiation detectors. At the bottom of this plan, a logic circuit is implemented to create an alarm signal when a radiationinduced particle impacts the memory plan changing the detector’s state. The analyzes present in this work can be divided into two stages. First, and as a proof-of-concept, a prototype circuit composed of the radiation detectors was manufactured in the 350 nm Complementary Metal-Oxide-Semiconductor (CMOS) Process Technology and tested considering two methodologies: electrically-induced Single Event Upset (SEU)/MCU testing and Single Event Effects (SEEs) laser testing. Silicon measurement results confirm the correct operation of the circuit, detecting single and multiple events inserted in different positions of the evaluated detection plans. Also, a 32 kb interleaved data/detection SRAM was designed in the 28 nm Fully Depleted Silicon On Insulator (FD-SOI) Technology and tested using post-layout simulations. Results confirm the correct operation of the data and the detection cells of the memory, also detecting single and multiple events inserted in different positions of the memory array. Due to its customizable nature,the proposed method allows varying the number of added detection cells aiming at the relationshipbetween robustness and overheads. A tool to automatically generate the layout of the core of a radiation-hardened SRAM was developed, facilitating the application of the new method and providing a range of sizes and protection configurations. Considering the ratio between the number of data and detection cells used in the SRAM designed in this work (50%), the detection method can provide a probability of detecting MCUs in a memory plan that can reach close to 100%. The new challenges arising from the increase in the MCU rate in modern nodes benefit the new method validated in this thesis because, with the increase in the number of events in a memory plan, the probability of detecting an event also increases.