Boucle à verrouillage de phase fractionnaire basée sur un Multiplicateur de Débit Binaire (BRM) pour les applications IoT à très faible consommation dans 28-nm FD-SOI CMOS

Bit-Rate-Multiplier (BRM)-based dithering-less fractional phase-locked loop for ultra-low-power IoT applications in 28-nm FD-SOI CMOS

• Auteur / Autrice : Denis Michael Flores Pazos
• Direction : Yann Deval, Andreia Cathelin, Andrei Vladimirescu
• Type : Thèse de doctorat
• Discipline(s) : Electronique
• Date : Soutenance le 28/11/2023
• Etablissement(s) : Bordeaux
• Ecole(s) doctorale(s) : École doctorale des sciences physiques et de l’ingénieur (Talence, Gironde ; 1995-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire de l'intégration du matériau au système (Talence, Gironde)
• Jury : Président / Présidente : Sylvie Renaud
• Jury : Examinateurs / Examinatrices : Lionel Cimaz, Frederic Paillardet
• Jury : Rapporteur / Rapporteuse : Georges G. E. Gielen, Robert Bogdan Staszewski

Mots clés

Mots clés contrôlés

Boucles d'asservissement de phase

Synthétiseurs de fréquence

Bluetooth à basse consommation

Internet des objets

Mots clés libres

Multiplicateur de débit binaire (BRM)

Fractional-N PLL

Internet des objets (IoT)

Ultra-basse consommation (ULP)

Bluetooth Low Energy (BLE)

Synthétiseurde fréquence

Bit-Rate-Multiplier (BRM)

Fractional-N PLL

Internet-of-things (IoT)

Ultra-low-power (ULP)

Bluetooth Low Energy (BLE)

Frequency Synthesizer

Résumé

Grâce à l'augmentation actuelle du nombre d'appareils Internet des objets (IoT) intégrés dans les applications de la vie quotidienne, la nécessité d'une efficacité énergétique optimale est apparue pour prolonger la durée de vie de leur batterie. L'un des composants les plus gourmands en énergie de l'émetteur-récepteur radiofréquence (RF) est l'unité de synthèse de fréquence. Son optimisation de puissance est donc fortement souhaitée.Ce travail présente la PLL Fractional-N basée sur Bit-Rate-Multiplier (BRM), qui établit une nouvelle approche pour les synthétiseurs de fréquence ultra-basse consommation (ULP) pour les applications IoT.L'architecture proposée revisite un concept intéressant de la fin des années 60 appelé Bit-Rate-Multiplier (BRM) et propose un circuit amélioré à complexité réduite basé sur ce principe pour effectuer une division fractionnaire directe dans la PLL. Ainsi, on évite toute utilisation d'un ΣΔ-Modulateur tout en préservant de bonnes performances, une efficacité énergétique et une bande passante élevée.Un prototype IoT à 2,4 GHz a été conçu et fabriqué en technologie CMOS FD-SOI 28 nm de STMicroelectronics, réalisant ainsi la preuve de concept de cette architecture. Le prototype fonctionne à VDD=0,5 V et atteint la conformité Bluetooth Low Energy (BLE) sans aucun circuit d'étalonnage ou de compensation.Avec une consommation électrique de 0,6 mW, cette architecture brise la barrière des propositions PLL inférieures au mW grâce à une efficacité énergétique de 0,23 mW/GHz, représentant une solution de synthèse de fréquence ULP attrayante pour l'IoT. De plus, la solution proposée utilise un oscillateur en anneau qui permet de conserver sa compacité, ce qui donne une solution de seulement 0,0059 mm2 sur sa zone centrale.

Through nowadays increase of Internet-of-Things (IoT) devices incorporated into the daily life applications, it came up the need of its optimal power efficiency to extend their battery life. One of the most power starving components of the Radio Frequency (RF) transceiver is the frequency synthesis unit, therefore, its power optimization is highly desired.This work presents the Bit-Rate-Multiplier (BRM)-based Fractional-N PLL, which settles a new approach for ultra-low-power (ULP) frequency synthesizers for IoT applications.The proposed architecture revisits an interesting concept of the late 60s called the Bit-Rate-Multiplier (BRM) and proposes an enhanced reduced complexity circuit based on this principle to perform a direct fractional division in the PLL. Thus, avoiding any use of a ΣΔ-Modulator while preserving good performance, energy efficiency and high bandwidth.A 2.4-GHz IoT prototype was designed and fabricated in 28-nm FD-SOI CMOS technology from STMicroelectronics, thus performing the proof-of-concept of this architecture. The prototype operates at VDD=0.5V and achieves Bluetooth Low Energy (BLE) compliance without any calibration or compensation circuit.With a power consumption of 0.6mW, this architecture breaks the barrier of the sub-mW PLL proposals through an energy efficiency of 0.23 mW/GHz, representing an attractive ULP frequency synthesis solution for IoT. Furthermore, the proposed solution employs a ring-oscillator which allows to keep compactness, resulting in a solution of only 0.0059 mm2 on its core area.