Thèse soutenue

Vérification formelle au stade de la conception de propriétés liées au diagnostic des systèmes à événements discrets et temps réel
FR  |  
EN
Accès à la thèse
Auteur / Autrice : Lulu He
Direction : Philippe DagueLina Ye
Type : Thèse de doctorat
Discipline(s) : Informatique
Date : Soutenance le 18/05/2022
Etablissement(s) : université Paris-Saclay
Ecole(s) doctorale(s) : École doctorale Sciences et technologies de l'information et de la communication
Partenaire(s) de recherche : Laboratoire : Laboratoire Méthodes formelles (Gif-sur-Yvette, Essonne ; 2021-....)
référent : Faculté des sciences d'Orsay
graduate school : Université Paris-Saclay. Graduate School Informatique et sciences du numérique (2020-....)
Jury : Président / Présidente : Sylvain Conchon
Examinateurs / Examinatrices : Yannick Pencolé, Lakhdar Saïs, Thierry Jéron
Rapporteurs / Rapporteuses : Yannick Pencolé, Lakhdar Saïs

Résumé

FR  |  
EN

Le diagnostic de pannes est une tâche cruciale et difficile dans le contrôle automatique des systèmes complexes, dont l’efficacité dépend d’une propriété du système appelée diagnosticabilité. La diagnosticabilité décrit la propriété du système permettant de déterminer dès la phase de conception si un défaut donné se produisant en ligne sera identifiable avec certitude sur la base des observations disponibles, ce qui est une alternative aux tests qui ne peuvent que montrer la présence de défaillances sans garantir leur absence. Le problème de diagnosticabilité des systèmes à événements discrets a reçu une attention considérable dans la littérature, mais peu nombreux sont les travaux qui prennent en compte des contraintes de temps explicites lors de cette analyse. Or de telles contraintes sont naturellement présentes dans les systèmes réels et ne peuvent être négligées compte tenu de leur impact sur cette propriété. Nous avons proposé dans notre travail de master une nouvelle approche à base de SMT (Satisfiability Modulo Theories) pour vérifier la diagnosticabilité en temps borné sur les automates temporisés. Afin d’améliorer l’efficacité de notre méthode (le problème est PSPACE-complet), nous en proposons à présent une extension incrémentale fondée sur l’utilisation de sur- et sous-approximations paramétrées dans une généralisation de la méthode CEGAR (raffinement d’abstraction guidé par un contre-exemple). Nous montrons l’amélioration apportée au travers de résultats expérimentaux. Néanmoins, la diagnosticabilité est une propriété assez forte, qui nécessite généralement un nombre élevé de capteurs. Par conséquent, il n’est pas rare que le développement d’un système diagnosticable soit trop coûteux. Afin de garantir dès la conception un certain niveau de sûreté de fonctionnement de manière économique et efficace, nous proposons deux approches. La première consiste à concevoir des systèmes à événements discrets diagnosticables en utilisant des blocs de retard. En effet, que se passe-t-il si un système se révèle comme non diagnosticable ? Une manière classique est d’ajouter des capteurs. Nous proposons une nouvelle manière non intrusive de rendre diagnosticable un système non diagnosticable en ajoutant simplement des blocs de retard sur certains événements observables, reportant ainsi leurs observations. Notre approche est codée dans une formule SMT, dont l’exactitude et l’efficacité sont démontrées par nos résultats expérimentaux. La seconde consiste à analyser une nouvelle propriété du système appelée manifestabilité, qui est une exigence plus faible sur les observations du système pour avoir une chance d’identifier l’occurrence des défauts en ligne et peut être vérifiée au stade de la conception. Intuitivement, cette propriété garantit qu’un système défectueux ne peut pas toujours apparaître sain, c’est-à-dire qu’il a au moins un comportement futur après l’apparition d’un défaut qui se distingue par l’observation de tous les comportements normaux. Nous définissons d’abord la manifestabilité des automates à états finis pour les systèmes à événements discrets et proposons un algorithme de complexité PSPACE pour la vérifier automatiquement et prouvons que le problème de vérification de la manifestabilité lui-même est PSPACE- complet. Les résultats expérimentaux montrent la faisabilité de notre algorithme d’un point de vue pratique. Ensuite, nous définissons la manifestabilité des systèmes temps-réel modélisés par des automates temporisés en tenant compte des contraintes de temps, et étendons notre approche pour vérifier la manifestabilité de ces systèmes, prouvant qu’elle est indécidable en général mais, sous certaines conditions restreintes, devient PSPACE- complet. Enfin, nous encodons cette propriété dans une formule SMT, dont la satisfaisabilité témoigne de la manifestabilité, avant de présenter des résultats expérimentaux montrant le passage à l’échelle de notre approche.