Développement d'un contrôleur dynamique de ressources allocation pour des FPGA partiellement reconfigurables

Development of a dynamic resource allocation controller for partially reconfigurable FPGAs with service guarantee approach

• Auteur / Autrice : Alexis Duhamel
• Direction : Sébastien Pillement
• Type : Thèse de doctorat
• Discipline(s) : Sciences de l'ingénieur
• Date : Soutenance le 07/12/2022
• Etablissement(s) : Nantes Université
• Ecole(s) doctorale(s) : École doctorale Mathématiques et sciences et technologies de l'information et de la communication (Rennes)
• Partenaire(s) de recherche : Laboratoire : Institut d'Électronique et de Télécommunications (Rennes)
• Jury : Examinateurs / Examinatrices : François Verdier, Wiem Kouki, Eduardo De la Torre, Russel Tessier, Daniel Chillet
• Jury : Rapporteurs / Rapporteuses : François Verdier

Mots clés

Mots clés contrôlés

Réseaux logiques programmables par l'utilisateur

Mots clés libres

Gestion d'allocation de ressources

Garantie de service

Accélération matérielle

FPGA

Reconfiguration dynamique partielle (RDP)

Dynamic partial reconfiguration (DPR)

FPGA

Resource allocation management

Service guarantee

Reconfigurable computing

Hardware acceleration

Résumé

Les FPGAs dynamiquement reconfigurables permettent le changement d'accélérateurs matériels au temps de l'exécution. Cette technique permet notamment de réduire la taille des FPGAs dans les systèmes embarqués, réduisant les coûts de fabrication et la consommation d'énergie. Dès lors, de nouvelles problématiques de conception d'architectures et de leur gestion se posent, afin d'exploiter au mieux cette technique. La question de la garantie d'exécution des services se pose notamment en raison des besoins changeants des applications embarquées et de la complexité des algorithmes de gestion des ressources. L'objectif de ce travail est de proposer une méthodologie de gestion d'allocation des ressources matérielles afin de garantir un niveau minimum de service d'une application. Pour cela, un modèle de qualité est présenté, permettant de qualifier le niveau de service d'une application exécutée sur une architecture dynamiquement reconfigurable. Ce modèle de qualitéest utilisé afin de proposer deux méthodes permettant de gérer dynamiquement l'allocation des régions reconfigurables tout en maximisant la qualité du service rendu par le système. Enfin, un algorithme d'ordon­nancement rapide et performant est introduit, permettant d'exploiter les caractéristiques des architectures dynamiquement reconfigurables. Les résultats obtenus sur un ensemble de benchmarks démontrent l'efficacité de l'ap­proche proposée.

Embedded systems based on dynamically reconfigurable FPGAs allow hard­ ware accelerators to be swapped at runtime. This technique enables to reduce the size of FPGAs in embedded systems, reducing manufacturing costs and energy consumption. From then on, new challenges of architecture design and management arise, in order to make the most of this technique. Guarantee of service execution should be observed as embedded systems applications have changing compu­ tational needs, and the time complexity of resource allocation algorithms introduce latency overheads. The objective of this thesis is to propose a methodology for managing the allocation of hardware resources to guarantee a minimum level of service of an application. A quality model is introduced, allowing to qualify the service level of an application executed on a dynamically reconfigurable architecture. This quality model is used to propose two methodologies to dynamically manage the allocation of reconfigurable regions while maximizing the quality of service provided by the system. Finally, a fast and efficient scheduling algorithm is introduced to exploit the characteristics of our dynamically reconfigurable architecture. Results on a set of benchmarks demonstrate the effectiveness of the proposed approaches.