Nouveaux défis dans la conception de décodeurs de codes polaires pour la 5G

New challenges in designing polar code decoders for 5G

• Auteur / Autrice : Oualid Mouhoubi
• Direction : Amer Baghdadi
• Type : Thèse de doctorat
• Discipline(s) : Télécommunications
• Date : Soutenance le 23/09/2022
• Etablissement(s) : Ecole nationale supérieure Mines-Télécom Atlantique Bretagne Pays de la Loire
• Ecole(s) doctorale(s) : École doctorale Mathématiques et sciences et technologies de l'information et de la communication (Rennes)
• Partenaire(s) de recherche : Laboratoire : Equipe Algorithm Architecture Interactions - Département Mathematical and Electrical Engineering - Laboratoire en sciences et techniques de l'information, de la communication et de la connaissance
• Jury : Président / Présidente : Catherine Douillard
• Jury : Examinateurs / Examinatrices : Amer Baghdadi, Fabrice Monteiro, Vahid Meghdadi Neyshabouri, Camille Leroux, Charbel Abdel Nour
• Jury : Rapporteurs / Rapporteuses : Fabrice Monteiro, Vahid Meghdadi Neyshabouri

Mots clés

Mots clés contrôlés

5G (téléphonie mobile)

Algorithme SC

Codes polaires (théorie de l'information)

Codes correcteurs d'erreurs (théorie de l'information)

Mots clés libres

Codes correcteurs d’erreurs

Codes polaires

Décodage à annulation successive

Décodage à liste

Faible latence

Implémentation matérielle

Flexibilité

Fpga

Forward error correction

Polar codes

Successive cancellation decoding

List decoding

Low latency

Hardware design

Flexibility

Fpga

Résumé

Proposés ces dernières années, les codes polaires représentent l’un des derniers apports à la famille descodes correcteurs d’erreurs (FEC). Ils ont été adoptés commeschéma de codage pour le canal de contrôle de la norme 5G NR(New Radio) pour la cinquième génération de communicationsmobiles cellulaires. Cependant, les exigences élevées introduites par le canal de contrôle de la 5G en termes de flexibilitéde la longueur de code et du rendement de codage font que laplupart des décodeurs matériels de codes polaires publiés antérieurement sont inadaptés. En effet, ces derniers se sont principalement focalisés sur des décodeurs à annulation successiveoffrant un débit élevé, une flexibilité limitée et des pouvoirs decorrection d’erreurs réduits. Avec des contraintes strictes surle délai de bout en bout et sur la correction d’erreurs, la 5GNR nécessite des architectures de décodeurs à liste à faible latence. Dans ce contexte, plusieurs contributions originales sontproposées dans ce travail de thèse. La première contributionmajeure est liée à l’exploration de l’espace de conception etconcerne l’étude de l’impact des principaux paramètres du codeet du décodeur sur la latence, le débit et la complexité matérielle des architectures de décodage semi-parallèles. L’impactde ces paramètres sur l’efficacité matérielle des architecturessemi-parallèles est important. Par conséquent, nous proposonsdeux approches de décodage multi-trames qui augmentent ledébit et améliorent le taux d’utilisation des unités de traitementde ces architectures. Des résultats analytiques détaillés et desrésultats de synthèse logique sont fournis et comparés pour unelarge gamme de valeurs afin de constituer une référence pourla mise en œuvre de décodeurs FEC flexibles mais efficacespour les codes polaires. Par ailleurs, un environnement logiciel complet de simulation du codage/décodage de codes polaires est proposé pour évaluer les performances de différentsalgorithmes dans une représentation des données en virguleflottante et en virgule fixe. La deuxième contribution majeureconcerne la conception d’une architecture matérielle originale,flexible et à faible latence, basée sur le décodage à liste descodes polaires de la 5G NR. Ce résultat a été obtenu sur labase de l’étude d’exploration de l’espace de conception, et motivé par le besoin de fournir un décodeur polaire efficace quisupporte les niveaux de flexibilité et de latence requis pour lestandard. Le décodeur proposé supporte toutes les tailles detrame et tous les rendements de code définis dans la 5G avecdes valeurs de débit et de latence conformes aux exigences dela norme. En outre, l’architecture du décodeur a été étenduepour supporter le schéma de décodage multi-trame proposé,particulièrement adapté au décodage aveugle des informationsde contrôle de la liaison descendante.

Proposed in the last few years, polar codes represent one of the latest additions to the family of forward error correction (FEC) codes. They have been adopted as thecoding scheme in the control channel of the 3rd GenerationPartnership Project (3GPP) New Radio (NR) standard for thefifth generation of cellular mobile communications (5G). However, the challenging requirements introduced by the 5G controlchannel in terms of block length and code rate flexibility render unsuitable most of the previously published hardware polardecoder implementations. Indeed, these latter focused mainlyon successive cancellation decoders with high throughput, limited flexibility and error correction capabilities. With stringentconstraints on end-to-end delay and error correction, the 5GNR steers towards low-latency list-based decoder architectures.In this context, several original contributions are proposed inthis thesis work. The first major contribution is related to design space exploration and concerns the study of the impactof main code and decoder design parameters on the latency,throughput, and the hardware complexity of semi-parallel decoding architectures. The impact of these parameters on thehardware efficiency of semi-parallel architectures is significant.Therefore, we propose two multi-frame decoding approachesthat increase the throughput and improve the utilisation rate ofthe processing units of these architectures. Detailed analytical and logic synthesis results are provided and compared fora large range of values in order to constitute a reference forthe implementation of flexible, yet efficient FEC decoders forpolar codes. Furthermore, a complete software simulation environment of polar coding/decoding is proposed for performanceevaluation under different algorithms in both floating-point andfixed-point data representation. The second major contributionconcerns the design of an original flexible and low-latency list-based hardware architecture for decoding 5G NR polar codes.This was achieved based on the design space exploration study,and motivated by the need to provide a hardware-efficient polardecoder that supports the required flexibility and latency levelsfor 5G NR. The proposed design supports all the frame sizesand code rates defined in 3GPP with throughput and latency values meeting the standard requirements. Furthermore, the decoder architecture has been extended to support the proposedmulti-frame decoding scheme, particularly suited for blind decoding of downlink control information.