Thèse soutenue

Étude et mise en œuvre d’une solution de calibration interne d’un réseau de récepteurs multi-phases à 80 GHz en CMOS 28-nm FD-SOI

FR  |  
EN
Auteur / Autrice : Antoine Le Ravallec
Direction : Philippe BenechJean-Marc Duchamp
Type : Thèse de doctorat
Discipline(s) : Nanoélectronique et nanotechnologie
Date : Soutenance le 04/07/2022
Etablissement(s) : Université Grenoble Alpes
Ecole(s) doctorale(s) : École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble ; 199.-....)
Partenaire(s) de recherche : Laboratoire : Laboratoire de génie électrique (Grenoble) - Equipe de recherche Matériaux, machines et dispositifs électromagnétiques avancés (Grenoble)
Jury : Président / Présidente : Dimitri Lederer
Examinateurs / Examinatrices : Jean-Daniel Arnould
Rapporteur / Rapporteuse : Myriam Ariaudo, Thierry Parra

Résumé

FR  |  
EN

Dans le cadre de la réduction des accidents de la route et du développement de voitures autonomes, l’intégration de radars dans les véhicules n’a cessé de croître ces dernières années. En effet, le radar automobile est un élément clé pour les systèmes d’aide à la conduite (ADAS) afin de garantir une conduite plus sécurisée en toutes conditions. Avec l’explosion du nombre de capteurs dans les véhicules, l’utilisation des technologies CMOS avancées pour les radars automobiles est devenue attractive par la forte intégrabilité et le faible coût de ces technologies. Dans un radar à réseau de récepteurs multi-phases, l’angle d’arrivée, ou plus précisément l’azimut, d’un objet est déterminé par la différence de phase entre chaque chaîne de réception du signal reçu. La précision de cet angle d’arrivée est fondamentale pour garantir l’efficacité du radar avec un positionnement correct des objets Par conséquent, il est nécessaire de contrôler la phase au sein de chaque chaîne de réception afin de permettre la détermination précise de l’angle d’arrivée d’un objet. Or, en prenant en compte la variabilité des wafers en CMOS SOI due aux variations de processus, de tension et de température (PVT), les variations de phase par chaîne sont supérieures aux spécifications demandées pour le radar automobile.Cette thèse propose donc une solution innovante de contrôle d’erreur de phase d’une chaîne de réception en technologie CMOS 28-nm FD-SOI pour des applications radars dans la bande de fréquences 76-81 GHz. Les travaux réalisés dans cette thèse présentent en premier lieu une étude système des radars. Cette étude met en lumière la répercussion du type de système radar choisi sur les capacités de détection de distance, de vitesse et d’angle d’arrivée d’objets des radars. Un état de l’art des systèmes de calibration des radars est ensuite dressé. Cette étude propose également une étude théorique de l’erreur de phase dans un circuit de réception radar. Finalement, ces travaux aboutissent à la conception et la validation de la solution de contrôle d’erreur de phase, intégrée dans une chaîne de réception. Cette solution, appliquée directement en amont de la chaîne, permet de compenser les variations de phase dues aux disparités et variations de processus de la technologie. Les performances obtenues pour la chaîne de réception sont à l’état de l’art. Cette solution de contrôle d’erreur de phase analogique intégrée dans une tête de réception millimétrique contribue également à la réduction de la surface analogique ainsi qu’à la réduction de la consommation pour une détermination précise de l’angle d’arrivée.