



ÉCOLE
CENTRALE LYON

N° d'ordre NNT : 2021LYSEC44

THESE de DOCTORAT DE L'UNIVERSITE DE LYON
opérée au sein de l'Ecole Centrale de Lyon

Ecole Doctorale N° 160

(Ecole Doctorale d'Electronique, Electrotechnique, Automatique)

Spécialité : Génie Electrique

préparée dans le laboratoire Ampère

Soutenue publiquement le 29 Novembre 2021, par :

Wided BELLOUMI

**Optimisation automatique du routage et du placement des composants
dans les circuits d'alimentation à découpage vis-à-vis des contraintes
de compatibilité électromagnétique (CEM)**

Devant le jury composé de :

Mme. Edith CLAVEL	Professeur, G2ELab, Université de Grenoble	Rapporteuse
M. Ferid KOURDA	Professeur, ENIT, Université Tunis El Manar	Rapporteur
M. François COSTA	Professeur, SATIE, Université Paris Est Créteil	Président
M. Fethi CHOUBANI	Professeur, Sup'Com, Université de Carthage	Examineur
M. Christian VOLLAIRE	Professeur, Ampère, Ecole Centrale de Lyon	Directeur de thèse
M. Jaleddine BEN HADJ SLAMA	Professeur, LATIS, ENISO	Co-Directeur de thèse
M. Arnaud BREARD	Professeur, Ampère, Ecole Centrale de Lyon	Encadrant invité

“Soyons reconnaissants aux personnes qui nous donnent du bonheur ; elles sont les charmants jardiniers par qui nos âmes sont fleuries.”

Marcel Proust

“Ce n’est pas parce que les choses sont difficiles que nous n’osons pas, c’est parce que nous n’osons pas qu’elles semblent difficiles...”

Sénèque

À mon cher père « Youssef », À mon adorable mère « Halima »

À la mémoire de ma chère grand-mère « Tronja »

À mes frères et mes sœurs

Remerciements

***L**e travail présenté dans ce mémoire a été effectué dans le cadre d'une thèse en cotutelle internationale entre l'Ecole Centrale de Lyon et l'Université de Sousse. Ces travaux se sont déroulés dans deux laboratoires de recherche : le laboratoire Ampère (CNRS UMR5005) et le laboratoire de recherche LATIS (Laboratory of Advanced Technology and Intelligent Systems).*

Je tiens à remercier de nombreuses personnes pour leur aide et leur accompagnement tout au long de mes années de thèse. Pour leur témoigner toute ma gratitude, je leur dédie ces quelques lignes.

*Je tiens tout d'abord à remercier les membres du jury pour l'intérêt qu'ils ont porté à ce travail, mais aussi pour le temps qu'ils ont consacré à la lecture de ce manuscrit. Vos remarques ont certainement ajouté une valeur scientifique au manuscrit. Un grand merci à **Monsieur François Costa**, Professeur à l'Université de Paris Est Créteil, et **Monsieur Fethi Choubani**, Professeur à l'Université de Carthage, d'avoir accepté d'examiner ma thèse. Je remercie tout particulièrement **Monsieur François Costa** d'avoir présidé le jury et d'avoir su instaurer une ambiance très agréable durant la soutenance. Je tiens également à remercier **Madame Edith Clavel**, Professeure à l'Université de Grenoble, et **Monsieur Ferid Kourda**, Professeur à l'Université Tunis El Manar, de m'avoir fait l'honneur d'être les rapporteurs de ce travail. Je tiens à souligner la qualité et la pertinence de leurs remarques.*

*J'adresse ma plus profonde gratitude à mes directeurs de thèse **Christian Vollaire**, Professeur à l'Ecole Centrale de Lyon, et **Jaleddine Ben Hadj Slama**, Professeur à l'Ecole Nationale d'Ingénieurs de Sousse. Je suis extrêmement reconnaissante à mes directeurs de thèse pour leurs précieux conseils, leur soutien et leur patience durant la thèse. Christian, merci de m'avoir fait confiance et de m'avoir accepté en thèse. Merci pour votre encadrement scientifique et vos conseils, et pour l'accueil sympathique au laboratoire Ampère. Merci pour le gros travail que vous avez fait pour vérifier les différents résultats, pour proposer des nouvelles idées, et pour corriger les erreurs lors de la rédaction des papiers et du manuscrit. Je me considère privilégié d'avoir eu Christian comme directeur de thèse. J'ai été extrêmement sensible à vos qualités humaines d'écoute, de sympathie et de compréhension.*

*Jalel, je vous remercie également pour votre encadrement scientifique. Merci d'avoir su m'accompagner, toujours présent à me faire des retours. Merci pour vos conseils avisés et vos orientations judicieuses qui m'ont beaucoup apporté. **Arnaud Bréard**, professeur à l'Université de Lyon, merci pour votre encadrement et votre participation considérable à mes travaux de thèse. Merci pour votre disponibilité pour me conseiller et pour discuter des différentes idées et des différents problèmes que j'ai rencontrés. Toutes les suggestions et les échanges scientifique ont toujours été une grande valeur ajoutée pour moi.*

Je tiens à remercier toutes les personnes formidables que j'ai rencontrées au laboratoire Ampère. Je pense à Meriem Saadi, Meryem, Yanis, Fatma, Abdo, Wassim, Oussaynou, Hassan, Arthur. Riccardo, merci pour ton aide, tes conseils et ta bonne humeur. Edith, merci pour la bonne humeur et les ondes positives que vous envoyez autour de vous. Un grand merci à tous mes collègues dans le laboratoire LATIS. Merci à Ibtissem et Nadhir d'avoir demandé de mes nouvelles régulièrement et de m'avoir remonté le moral dans les moments difficiles. Omsaad Hajji, Maître-assistant à l'Université de Sousse, merci de votre aide et votre soutien régulier. Un grand merci également à Olfa, Hajer, Thouraya, Yosra, Sana. Pour terminer, je veux dire un mot à tous mes amis en dehors du contexte professionnel. Merci pour vos encouragements et votre présence tout au long de la thèse. Badr, un grand merci pour ton soutien continu durant toutes les années de thèse. Un grand merci à Naama, Asma, Siwar, Sassia et Khouloud.

Enfin, je tiens à exprimer ma gratitude à mes parents, mes frères et mes sœurs. À mon cher père, Youssef, tu es ma raison de fierté, je te remercie pour ton soutien, ton amour, toute la confiance que tu m'accorde et pour tous les sacrifices déployés pour m'élever et assurer mon éducation dans de bonnes conditions. À ma chère mère, Halima, à celle qui a passé toute sa vie à nous réaliser nos envies, je te remercie trop pour toutes les sacrifices, que dieu te protège et te prête une longue vie pleine de santé. À mes chères sœurs Abir, Hajer et mes chers frères Lasaad, Saad. En témoignage de mes sincères reconnaissances pour les efforts et les encouragements qu'ils ont consenti pour l'accomplissement de mes études. Je vous dédie ce travail et je vous souhaite une vie pleine de santé et de réussite.

Bonne lecture !

Wided Belloumi

Résumé

Avec l'évolution actuelle de l'électronique, le développement des systèmes d'électronique de puissance prend une place très importante dans différentes applications, notamment les applications automobiles et aéronautiques. Les dispositifs de conversion de puissance se développent rapidement pour atteindre un rendement et une puissance élevés. Une des contreparties de l'intensification de l'usage des dispositifs électroniques réside dans le fait qu'ils doivent fonctionner à hautes fréquences de commutation, ce qui engendre des problèmes de compatibilité. Il convient d'éviter donc que le dispositif développé ne produise pas trop de perturbations dans son environnement. La discipline de la compatibilité électromagnétique (CEM) a été intégrée jusqu'à présent en fin de la phase de développement des systèmes, avant l'étape de certification et d'industrialisation. La prise en compte de ces contraintes dès la phase de conception peut minimiser les coûts et élargir le choix des solutions disponibles à moindre coût en réduisant les phases d'essais. Dans ce contexte, cette thèse propose une approche d'optimisation automatique de conception des circuits imprimés de la partie puissance des convertisseurs en vue de minimiser les perturbations CEM générées. La première étape de cette thèse est la conception automatique de circuit imprimé à l'aide de l'algorithme de Dijkstra couplé avec un algorithme génétique. La deuxième étape est la mise en place d'une approche de modélisation compatible avec le processus d'optimisation. Il est alors indispensable de prendre en compte tous les éléments parasites, à savoir les éléments dans le RSIL et le convertisseur afin de bien estimer les perturbations conduites telles que les tensions de mode commun (MC) et de mode différentiel (MD). Une fois les modèles en émission établis, une démarche d'optimisation est proposée. Cette approche permet de trouver la géométrie optimale du convertisseur qui génère le moins de perturbations conduites. Enfin, les résultats obtenus sont présentés et étudiés. Ces résultats ont ensuite été validés avec succès par comparaison avec des résultats expérimentaux. Notre contribution consiste donc à développer une approche d'optimisation automatique du routage des circuits imprimés de puissance permettant d'obtenir des convertisseurs ayant un comportement électromagnétique optimal, dans l'optique d'éviter de recourir à la solution de filtrage ou au moins de la minimiser ce qui permettra de réduire le coût et le volume du filtre.

Mots-clés : Compatibilité électromagnétique, émissions conduites, modélisation, algorithme de Dijkstra, algorithme génétique, routage, optimisation automatique.

Abstract

With the current evolution of electronics, the development of power electronic systems takes a very important place in various applications, automotive and aeronautical applications. Power conversion devices are rapidly developing to achieve high efficiency high and power. One of the downsides to the increased use of electronic devices is that they must operate at high switching frequencies, which creates compatibility problems. It is therefore necessary to avoid that the device developed does not produce too many disturbances in its environment. The discipline of electromagnetic compatibility (EMC) has been incorporated so far at the end of the systems development phase before the certification and industrialization phase. Taking these constraints into account from the design phase can minimize costs and broaden the choice of solutions available at lower cost by reducing the testing phases. In this context, this thesis proposes an approach to automatically optimize the design of printed circuits in the power part of converters to minimize the EMC disturbances generated. The first step of this thesis is the automatic design of a printed circuit using the Dijkstra algorithm coupled with a genetic algorithm. The second step is to put in place a modeling approach compatible with the optimization process. It is then essential to consider all the parasitic elements, namely the elements in the LISN and the converter in order to properly estimate the conducted disturbances such as common mode (CM) and differential mode (DM) voltages. Once the emission models have been established, an optimization process is proposed. This approach makes it possible to find the optimum geometry of the converter which generates the least amount of disturbance conducted. Finally, the results obtained are presented and studied. These results were then successfully validated to experimental results. Our contribution therefore consists in developing an approach for automatic optimization of the routing of power printed circuits making it possible to obtain converters with optimal electromagnetic behavior, with the aim of avoiding having to resort to the filtering solution or at least the minimize which will reduce the cost and volume of the filter.

Key words: Electromagnetic compatibility, conducted emissions, modeling, Dijkstra algorithm, genetic algorithm, routing, automatic optimization.

Table des matières

REMERCIEMENTS	III
RESUME	V
ABSTRACT	VII
LISTE DES FIGURES	XII
LISTE DES TABLEAUX	XVII
ABREVIATIONS ET ACRONYMES.....	XVIII
NOMENCLATURE.....	XX
LISTE DES PUBLICATIONS	XXIII
INTRODUCTION GENERALE.....	XXIV
1. Contexte de l'étude.....	XXIV
2. Objectifs de la thèse.....	XXV
3. Composition du manuscrit.....	XXVI
CHAPITRE I : LA CEM APPLIQUEE A LA CONCEPTION DES CARTES ELECTRONIQUES	28
A. INTRODUCTION.....	29
B. GENERALITES SUR LA POLLUTION ELECTROMAGNETIQUE	29
1. Contexte de la CEM.....	29
2. Étendue fréquentielle des PEM.....	31
3. Les normes CEM.....	33
C. LES PROBLEMES CEM DANS LES PCBs	36
1. Emissions conduites.....	37
a) Mode commun.....	37
b) Mode différentiel	38
2. Perturbations des composants actifs.....	38
3. Perturbations des composants passifs.....	41
4. Les méfaits de pistes de circuit imprimé.....	41
5. Impact des perturbations sur le fonctionnement des cartes électroniques.....	47
D. TECHNIQUES DE REDUCTION DES PERTURBATIONS ELECTROMAGNETIQUES.....	48
1. Techniques de routage	48
2. Techniques de filtrages	50
3. Techniques de réduction des perturbations conduites à la source	53
4. Disposition des composants.....	54
5. Autres précautions pour la réduction des perturbations conduites.....	58
6. Limite de ces méthodes	59
E. PRISE DE LA CEM EN PHASE DE CONCEPTION.....	60
F. OPTIMISATION DE LA CONCEPTION SOUS CONTRAINTE CEM.....	63
1. Conception par optimisation	63
2. Les différents types des algorithmes d'optimisation	65
G. DEMARCHES ET ORIENTATIONS	65
H. CONCLUSION DU PREMIER CHAPITRE	67

I.	BIBLIOGRAPHIE	67
CHAPITRE II : MODELISATION CEM DU CONVERTISSEUR D'ETUDE.....		79
A.	INTRODUCTION.....	80
B.	METHODES DE MODELISATION CEM	80
1.	<i>Intérêt de la modélisation</i>	80
2.	<i>Méthodes de résolution temporelle ou fréquentielle</i>	81
3.	<i>Modélisation des sources des perturbations électromagnétiques</i>	85
a)	Modélisation des semi-conducteurs commandés.....	86
b)	Modélisation des diodes	89
4.	<i>Modélisation des circuits imprimés de puissance</i>	90
a)	Méthodes numériques	91
b)	Méthodes analytiques.....	98
5.	<i>Modélisation des composants passifs</i>	100
6.	<i>Choix des modèles</i>	101
C.	PRESENTATION DU CONVERTISSEUR D'ETUDE.....	102
1.	<i>Simulation sans tenir en compte les éléments parasites</i>	103
2.	<i>Modélisation du convertisseur</i>	104
a)	Modélisation des composants passifs.....	104
(1)	Capacités de découplage.....	104
(2)	Modélisation du RSIL.....	106
(3)	Modélisation de la charge	108
(4)	Modélisation du routage	111
b)	Modélisation des composants actifs	112
(1)	Modélisation du MOSFET	112
(2)	Modélisation de la diode.....	114
3.	<i>Simulation Electrique en tenant compte des imperfections des composants</i>	114
4.	<i>Validation du modèle</i>	116
a)	Spectre des perturbations électromagnétiques simulées avec SIMPLORER comparé aux mesures	117
(1)	Comparaison de la simulation et des mesures de la tension drain-source	117
(2)	Comparaison de la simulation et des mesures du courant dans la charge	118
(3)	Comparaison de la simulation et des mesures de tension en mode commun	119
(4)	Comparaison de la simulation et des mesures de tension en mode différentielle	121
D.	INFLUENCE DU ROUTAGE	122
1.	<i>Impact de la prise en compte du routage dans les simulations</i>	122
2.	<i>Méthodologie expérimentale proposée</i>	124
3.	<i>Comparaison des perturbations conduites</i>	126
a)	Comparaison des mesures de tension en MC pour les différents routages.....	126
b)	Comparaison des mesures de tension en mode différentiel pour les différents routages	127
c)	Comparaison des mesures de la tension drain-source pour les trois routages.....	128
d)	Comparaison des mesures du courant dans la charge pour les trois routages	130
4.	<i>Discussion</i>	131
E.	CONCLUSION.....	131
F.	BIBLIOGRAPHIE	132
CHAPITRE III : OPTIMISATION DU ROUTAGE SOUS CONTRAINTES CEM		137
A.	INTRODUCTION.....	138
B.	FORMULATION DE L'OPTIMISATION DE LA CONCEPTION.....	138
C.	PROCESSUS D'OPTIMISATION DU ROUTAGE.....	140
1.	<i>Automatisation du processus d'optimisation</i>	140
2.	<i>Principe de fonctionnement</i>	141

3.	<i>Algorithme de routage automatique</i>	144
a)	Revue de littérature : Algorithmes clé de la littérature.....	144
b)	Théorie des graphes.....	145
(1)	Algorithme de Dijkstra.....	146
(2)	Algorithme A*.....	148
c)	Choix de la méthode de routage.....	151
4.	<i>Formulation du problème</i>	151
a)	Espace de conception : Représentation matricielle de maillage.....	151
b)	Les variables de conception.....	153
c)	Stratégie du routage.....	154
(1)	Algorithme de Dijkstra amélioré appliqué à notre problématique.....	154
(2)	Description des problèmes à éviter lors de la phase du routage.....	155
d)	Couplage d'un graphe à la modélisation Q3D de convertisseurs.....	157
(1)	Largeur des pistes et construction des pistes.....	157
(2)	Association des différentes pistes.....	159
e)	Fonction objectif de type gabarit.....	160
D.	CONCLUSION DU TROISIEME CHAPITRE.....	163
E.	BIBLIOGRAPHIE.....	163
CHAPITRE IV : RESULTATS ET EXPERIMENTATION		166
A.	INTRODUCTION.....	167
B.	IMPLEMENTATION LOGICIELLE DE L'APPROCHE : SOLVEUR D'OPTIMISATION.....	167
C.	MISE EN PLACE D'UNE PROCEDURE AUTOMATIQUE DE LANCEMENT DES OPTIMISATIONS : VERS UN PARALLELISME DU CALCUL.....	169
D.	OPTIMISATION DU CONVERTISSEUR VIS-A-VIS DES CONTRAINTES CEM.....	170
1.	<i>Optimisation du mode différentiel du convertisseur</i>	171
a)	Analyse des résultats de simulation et conclusions.....	172
b)	Validation expérimentale.....	174
(1)	Configuration expérimentale.....	174
(2)	Comparaisons des spectres en MD mesurés.....	176
(3)	Comparaisons des spectres en MC mesurés.....	178
2.	<i>Optimisation de deux modes simultanément</i>	180
a)	Evaluation des résultats.....	181
b)	Validation expérimentale.....	181
(1)	Comparaison des mesures de la tension en MC pour les deux routages.....	182
(2)	Comparaison des mesures de la tension en MD pour les deux routages.....	184
c)	Mesure des impédances.....	186
(1)	Configuration pour mesure de l'impédance de MC: ZMC.....	186
(2)	Configuration pour la mesure d'impédance de mode différentiel: ZMD.....	187
(3)	Comparaison entre la simulation et les mesures: validation du modèle d'impédance du convertisseur.....	189
(4)	Comparaison de la simulation et des mesures des ZMC « vues » par le point milieu avec les composants actifs remplacés par des circuits ouverts.....	189
(a)	ZMC en déconnectant la charge.....	189
(b)	ZMC en déconnectant le RSIL.....	189
(c)	Comparaison ZMC en déconnectant la charge et le RSIL pour le routage de référence.....	190
(5)	Comparaison de la simulation et des mesures pour les ZMD « vues » par le MOSFET et la diode.....	190
(a)	ZMD « vu » par le MOSFET.....	190
(b)	ZMD « vue » par la diode.....	191
E.	CONCLUSION.....	191
F.	BIBLIOGRAPHIE.....	191
CONCLUSIONS GENERALES ET PERSPECTIVES		193

Liste des figures

Figure I-1. Principe d'un problème CEM.....	30
Figure I-2. Exemple d'une chaîne de conversion d'électronique de puissance [4]	32
Figure I-3. Étendue spectrale des perturbations électromagnétiques conduites [2]	33
Figure I-4. Valeurs limites en émission quasi-crête issues des spécifications de la norme EN 55022 [2]	35
Figure I-5. Perturbations conduites de MC	37
Figure I-6. Perturbations conduites de MD	38
Figure I-7. (a) : Cellule de commutation, (b) : formes d'ondes associées, (c) : spectre du signal trapézoïdal [3]	39
Figure I-8. Couplage capacitif radiateur – transistor [8]	40
Figure I-9. Recouvrement inverse selon la famille de la diode [5].....	41
Figure I-10. Schéma équivalent basse fréquence d'une piste de circuit imprimé	42
Figure I-11. Couplage inductif et capacitif piste à piste [17].....	44
Figure I-12. (a): Routage 1, (b): Routage 2 [4].....	46
Figure I-13. (a) : Comparaison de la tension de MC mesurée pour les deux routages, (b) : Comparaison de la tension de MD mesurée pour les deux routages [4].....	47
Figure I-14. Techniques pour réduire les PEM conduites dans les convertisseurs en électronique de puissance en agissant sur la source de bruit et les chemins de propagation, inspiré de [26].....	48
Figure I-15. Réduction du couplage diaphonique entre pistes [13]	49
Figure I-16. Formes des angles des pistes	50
Figure I-17. Exemple du filtre CEM [32]	50
Figure I-18. Estimation de la perte d'insertion d'un filtre CEM	51
Figure I-19. Différents types élémentaires de filtres.....	51
Figure I-20. (a) : Perturbations en mode différentiel avec et sans filtre, (b) : Perturbations en mode commun avec et sans filtre [41]	52
Figure I-21. Bruit en mode différentiel pour deux conceptions de convertisseur abaisseur avec limite CISPR25 [60]	54
Figure I-22. Dépendance de la distance du facteur de couplage magnétique de deux condensateurs [61]	55
Figure I-23. Inductances mutuelles en fonction de la position de l'inductance [62]	55
Figure I-24. Valeurs de K (coefficient de couplage) pour différentes positions de condensateurs parallèles [61]	56
Figure I-25. Condensateurs parallèles couplés magnétiquement [61]	56
Figure I-26. Courant MD pour un convertisseur avec condensateurs parallèles pour une inductance mutuelle positive et négative [61].....	57

Figure I-27. Couplages magnétiques selon les positions des condensateurs [20].....	57
Figure I-28. Placement de la capacité de découplage pour réduire la boucle de découplage [13]	58
Figure I-29. Enchaînement des principales phases de conception d'un équipement [11].....	61
Figure I-30. Processus de conception d'un équipement sous contraintes [32]	62
Figure I-31. Démarche de notre méthodologie.....	66
Figure II-1. Modélisation d'une cellule de commutation par générateurs équivalents [7]	82
Figure II-2. Signal de forme trapézoïdale avec son contenu spectral [3].....	83
Figure II-3. Effet du lissage sur la signature spectrale [7].....	84
Figure II-4. Modèle de type boîte noire à 5 paramètres [8]	85
Figure II-5. Deux modèles comportementaux du MOSFET [5].....	87
Figure II-6. Comparaison du modèle simplifié et du modèle SPICE d'un transistor MOS IRFP450 [5].....	88
Figure II-7. Exemples de topologies de générateurs équivalents pour une cellule de commutation [13]	88
Figure II-8. Modèle simplifié de la jonction de la diode Schottky	90
Figure II-9. Maillage uni et bidirectionnel défini à partir de la méthode PEEC et circuits équivalents associés [25]	91
Figure II-10. Modélisation 3D du PCB d'un convertisseur PFC [26]	92
Figure II-11. Schéma électrique correspondant à un système composé de deux conducteurs.....	93
Figure II-12. Identification des réseaux par les ports d'excitations (source et Sink)	95
Figure II-13. Les types d'inductance	95
Figure II-14. Lignes de champs	96
Figure II-15. Calcul des inductances de boucle.....	97
Figure II-16. Constitution d'une piste et son modèle en π et en T	98
Figure II-17. Schéma équivalent pour modéliser l'effet de peau [32]	100
Figure II-18. Comparaison entre les deux méthodes de modélisation	102
Figure II-19. Circuit électrique du hacheur série étudié avec les RSIL.....	103
Figure II-20. Résultats des grandeurs électriques dans le domaine temporel	104
Figure II-21. Modèle électrique équivalent	105
Figure II-22. Impédance mesurée et modélisée en fonction de la fréquence pour le condensateur C1	105
Figure II-23. Impédance mesurée et modélisée en fonction de la fréquence pour le condensateur C2	105
Figure II-24. Réseau stabilisateur d'impédance de ligne	107
Figure II-25. Schéma électrique équivalent des deux RSIL insérés entre l'alimentation et le convertisseur	107
Figure II-26. La charge R-L.....	109
Figure II-27. Configuration de mesure de la charge	109
Figure II-28. Impédances mesurées pour les trois configurations.....	110
Figure II-29. Impédance mesurée et simulée pour la charge entre les bornes de la charge	110

Figure II-30. Schéma équivalent de la charge	111
Figure II-31. Modélisation du routage dans Q3D	112
Figure II-32. Modèle de MOSFET SPICE 3	113
Figure II-33. Modèle du hacheur avec ses imperfections sous SIMPLORER.....	115
Figure II-34. Grandeurs électriques dans le domaine temporel	115
Figure II-35. Protocole de mesures du MC et du MD	117
Figure II-36. Comparaison de la tension drain-source mesurée et simulée : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c).....	118
Figure II-37. Comparaison du courant dans la charge mesuré et simulé : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c)	119
Figure II-38. Comparaison de la tension MC mesurée et simulée : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c).....	120
Figure II-39. Comparaison de la tension MD mesurée et simulée : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c).....	122
Figure II-40. Comparaison des simulations de la tension de MD avec et sans prise en compte du routage : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c)	123
Figure II-41. Comparaison des simulations de la tension de MC dans les deux cas : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c).....	124
Figure II-42. Routages du circuit de hacheur : Routage 1 (a), Routage 2 (b), Routage 3 (c)	125
Figure II-43. Comparaison des mesures de la tension de MC pour les trois routages : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c).....	127
Figure II-44. Comparaison des mesures de la tension de MD pour les trois routages : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c).....	128
Figure II-45. Comparaison des mesures de la tension de sortie V_{DS} pour les trois routages : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c)	129
Figure II-46. Comparaison des mesures du courant dans la charge pour les trois routages : Zoom avant sur les commutations(a), domaine temporel (b), domaine fréquentiel (c).....	131
Figure III-1. Optimum global vs optimum local	140
Figure III-2. Algorithme d'optimisation	143
Figure III-3. Exemple d'un graphe	146
Figure III-4. Déroulement de l'algorithme de Dijkstra [19]	148
Figure III-5. Exemple d'un déroulement de l'algorithme de l'algorithme A^* sur un graphe simple	150
Figure III-6. Graphe utilisé dans notre cas	152
Figure III-7. Illustration de la réduction de taille du nombre de variables	154
Figure III-8. Exemple de deux chemins avec la combinaison des deux contraintes	155
Figure III-9. Exemple de croisement des arcs diagonaux (a), exemple d'une solution possible après l'ajout de la fonction pour éviter le croisement des arcs (b).....	156

Figure III-10. Exemple de croisement entre les sommets (a), solution possible après ajout de la fonction pour éviter le croisement des sommets (b).....	156
Figure III-11. Exemple de deux chemins avec la combinaison des deux contraintes (a), solution possible après l'ajout de la fonction pour éviter le croisement (b).....	157
Figure III-12. Illustration de la construction d'une piste	158
Figure III-13. Liaison à trois pistes	159
Figure III-14. Liaison à trois pistes avec liaisons.....	160
Figure III-15. Illustration de la fonction objectif.....	161
Figure IV-1. Interface de la procédure d'optimisation	168
Figure IV-2. Boucle d'optimisation par algorithme génétique	169
Figure IV-3. (a) : Routage de référence 1 du circuit de hacheur, (b) : Routage optimal du circuit de hacheur	173
Figure IV-4. Comparaison des simulations de la tension en MD : Zoom avant sur les commutations (a), domaine temporel : signal temporel (b), domaine fréquentiel : spectre du signal (c)	174
Figure IV-5. Protocole de mesure des perturbations CEM conduites	175
Figure IV-6. Illustration du banc de test pour la mesure des perturbations conduites.....	176
Figure IV-7. Comparaison des mesures de la tension en MD pour les deux routages dans le domaine temporel : Zoom avant sur les commutations (a), domaine temporel : signal temporel (b).....	177
Figure IV-8. Comparaison des mesures de la tension en MD pour les deux routages : Zoom avant sur la gamme de fréquence de 5 MHz à 30 MHz (a), spectre dans le domaine fréquentiel (b)	178
Figure IV-9. Comparaison des mesures de la tension en MC pour les deux routages : Zoom avant sur les commutations (a), domaine temporel (b), domaine fréquentiel (c).....	179
Figure IV-10. Routage standard (a), Routage optimisé (b)	180
Figure IV-11. Comparaison des simulations de la tension en MC pour les deux routages : domaine fréquentiel (a), comparaison des simulations de la tension en MD pour les deux routages : domaine fréquentiel (b)	181
Figure IV-12. Comparaison des mesures de la tension en MC pour les deux routages : Zoom avant sur les deux commutations (a), domaine temporel (b)	182
Figure IV-13. Comparaison des mesures de la tension en MC pour les deux routages : Zoom avant sur la gamme de fréquence > 5 MHz (a), domaine fréquentiel (b).....	183
Figure IV-14. Comparaison des mesures de la tension en MD pour les deux routages : Zoom avant sur les deux commutations (a), domaine temporel (b)	184
Figure IV-15. Comparaison des mesures de la tension en MD pour les deux routages : Zoom avant sur la gamme de fréquences > 800 kHz (a), domaine fréquentiel (b).....	185
Figure IV-16. Mesures des impédances de MC « vues » par le point milieu pour les deux routages.....	187
Figure IV-17. Mesures des impédances « vues » par le point milieu pour les deux routages en déconnectant la charge et le RSIL.....	187
Figure IV-18. Mesures des impédances « vues » par le MOSFET pour les deux routages	188
Figure IV-19. Mesures des impédances « vues » par la diode pour les deux routages.....	188
Figure IV-20. Impédances ZMC mesurée et modélisée en déconnectant la charge pour le routage de référence	189

<i>Figure IV-21. Impédances ZMC mesurée et modélisée en déconnectant le RSIL pour le routage de référence..</i>	<i>189</i>
<i>Figure IV-22. Impédances ZMC mesurée et modélisée en déconnectant le RSIL et la charge pour le routage de référence</i>	<i>190</i>
<i>Figure IV-23. Impédances ZMD mesurée et modélisée vues par le MOSFET pour le routage de référence</i>	<i>190</i>
<i>Figure IV-24. Impédances ZMD équivalente mesurée et modélisée vues par la diode pour le routage de référence</i>	<i>191</i>

Liste des tableaux

<i>Tableau I-1. Normes européennes de la CEM</i>	<i>34</i>
<i>Tableau I-2. Limites quasi-crête de la tension perturbatrice pour les appareils de classe A et de classe B</i>	<i>35</i>
<i>Tableau II-1. Valeurs des composants des circuits équivalents des condensateurs.....</i>	<i>106</i>
<i>Tableau II-2. Valeurs du circuit équivalent du RSIL</i>	<i>108</i>
<i>Tableau IV-1. Paramètres de l'AG</i>	<i>172</i>

Abréviations et Acronymes

Acronymes électriques

Acronyme	Désignation
BF	Basse Fréquence
EPC	Equivalent Parallel Capacitance
EPR	Equivalent Parallel Resistance
ESL	Equivalent Series Inductance
ESR	Equivalent Series Resistance
FCC	Commission Fédérale en Communication
IEC	International Electromechanical Commission
PCB	Printed Circuit Board, circuit imprimé
MOSFET	Metal Oxide Semiconductor Field Effect Transistor
IGBT	Insulated Gate Bipolar Transistor
CAO	Conception assistée par ordinateur
AC	Alternative current
VHDL-AMS	VHSIC Hardware Description Language-Analog and Mixed System
Si	Silicium
SiC	Carbure de Silicium
CC	Court-Circuit
DC	Direct Current
VCC	Alimentation
GND	Masse
SQP	Sequential Quadratic Programming
IP	Interior Point

AG Algorithme génétique

Acronymes de compatibilité électromagnétique

Acronyme	Désignation
CEM	Compatibilité Électro-Magnétique
CISPR	Comité International Spécial des Perturbations Radioélectriques
HF	Hautes Fréquences
PEEC	Partial Element Equivalent Circuit
EM	Électro-Magnétique
MD	Mode Différentiel
MC	Mode Commun
RSIL	Réseau Stabilisateur d'Impédance de Ligne
FEM	Finite Element Method
FFT	Fast Fourier Transform
MoM	Méthode des moments

Nomenclature

Grandeurs électriques

Paramètres	Désignation
α	Rapport cyclique [-]
$T_{\text{déc}}$	Période de découpage [S]
t_{dv}	Temps de descente de V_s [S]
t_{mi}	Temps de montée de I_s [S]
A_{V_s}	Amplitude de V_s [V]
A_{I_s}	Amplitude de I_s [A]
f_d	Fréquence de découpage [Hz]
t_{mv}	Temps de montée de V_s [S]
t_{di}	Temps de descente de I_s [S]
di/dt	Vitesse de commutation du courant [KA/ μ S]
dv/dt	Vitesse de commutation de la tension [KV/ μ S]
L_M	Inductance mutuelle [H]
I	Courant sur la piste agresseur [A]
V	Tension sur la piste agresseur [V]
C_M	Capacité parasite mutuelle [F]
I_s	Le courant de saturation [A]
v_t	La tension « thermique » [V]
v_d	La tension aux bornes de la diode [V]
C_d	Capacité de transition [F]
N	Le coefficient d'émission [-]
L_D	Inductance du drain [H]

L_G	Inductance de la grille [H]
L_S	Inductance de la source [H]
C_{GD}	Capacité grille-drain du MOSFET [F]
C_{GS}	Capacité grille-source du MOSFET [F]
C_{DS}	Capacité drain-source du MOSFET [F]
A_i	La surface en regard effective des deux armatures [s]
R_D	Résistance du drain [Ω]
R_G	Résistance de la grille [Ω]
R_S	Résistance de la source [Ω]

Modélisation des pistes

Paramètres	Désignation
L	Inductance de la piste [H]
R	Résistance ohmique de la piste [Ω]
C	Capacité de la piste [F]
G	Conductance parallèle [S/m]
l	Longueur de l'interconnexion [m]
W	Largeur de la piste [m]
h	Hauteur de la piste par rapport au plan de masse [m]
Q	Vecteur des charges sur chaque conducteur [C]
V	Vecteur des potentiels électriques [V]
K_G	Matrice de conductances [S/m]
K_C	Matrice de capacités [F]
K_R	Matrice des résistances [Ω/m]
K_L	Matrice des inductances [H/m]

R_{ii}	Résistance linéique [Ω/m]
L_{ii}	Inductance linéique [H/m]
L_{ij}	Inductance mutuelle [H/m]

Courants/tensions

I_{MC}	Courant de mode commun [A]
I_{MD}	Courant de mode différentiel [A]
V_{MC}	Tension de mode commun [V]
V_{MD}	Tension de mode différentiel [V]
V_{DC}	Tension différentielle du bus continu [V]

Grandeurs physiques

ϵ_{ox}	La permittivité de l'oxyde [F/m]
μ	Perméabilité du matériau [H/m]
σ	Conductivité du matériau [Ω/m]
t	Epaisseur du conducteur [m]
ρ	Résistivité [$\Omega.m$]
N	Facteur de dopage [-]
ϵ_{si}	La constante diélectrique du silicium = 1.04×10^{-8} [F/m]
A_{GD}	La surface de chevauchement entre grille-drain [m^2]
e_{ox}	L'épaisseur de la couche d'oxyde [m]
δ	L'épaisseur de peau [m]
ϵ_0	Permittivité du vide (= $8,854187 \times 10^{-12}$) [F/m]
ϵ_r	Permittivité relative [F/m]

Liste des publications

➤ Revue internationale publiée :

W. Belloumi, A. Bréard, O. Hajji, C. Vollaïre and J. B. H. Slama, "Automatic PCB Layout Optimization of a DC-DC Converter Through Genetic Algorithm Regarding EMC Constraints," in *IEEE Access*, vol. 9, pp. 149870-149882, 2021. doi: 10.1109/ACCESS.2021.3124935

➤ Conférences internationales à comité de lecture :

W. Belloumi, A. Bréard, J. Ben Hadj Slama and C. Vollaïre, "Impact of Layout on the Conducted Emissions of a DC-DC Converter Using Numerical Approach," *2018 15th International Multi-Conference on Systems, Signals & Devices (SSD)*, Yasmine Hammamet, Tunisia, 2018, pp. 287-291. doi: 10.1109/SSD.2018.8570701

W. Belloumi, A. Bréard, J. Ben Hadj Slama and C. Vollaïre, "Numerical approach to study layout influence on electromagnetic emissions signature," *2018 IEEE International Symposium on Electromagnetic Compatibility and 2018 IEEE Asia-Pacific Symposium on Electromagnetic Compatibility (EMC/APEMC)*, Suntec City, Singapore, 2018, pp. 1093-1098. doi:10.1109/ISEMC.2018.8393956

➤ Conférence nationale à comité de lecture :

W. Belloumi, A. Bréard, C. Vollaïre, O. Hajji et J. Ben Hadj Slama, "Réduction des perturbations conduites du hacheur par l'optimisation de son routage", *20ème Colloque International et Exposition sur la Compatibilité ElectroMagnétique (CEM 2020)*

Introduction générale

1. Contexte de l'étude

Dans le milieu industriel, chaque équipement électronique doit être développé selon un processus bien défini qui doit permettre de fournir au final un dispositif opérationnel et fiable. Dans ce processus de développement, plusieurs étapes se succèdent parmi lesquelles la définition des multiples contraintes, fonctionnelles et industrielles (coût, fiabilité, encombrement, électromagnétique), la conception, la réalisation et la validation. Ainsi, une fois le cahier des charges défini et les spécifications rédigées, le travail des ingénieurs concepteurs de dispositifs électroniques peut s'avérer plus ou moins délicat selon les nombreuses contraintes imposées. En effet, les ingénieurs doivent utiliser des fréquences de système en augmentation constante, à des limites de puissance changeantes, à des densités élevées dans des systèmes plus complexes et à la nécessité de réduire le poids et le volume tout en maintenant des coûts de fabrication bas. Pour des convertisseurs de petite et moyenne puissance (quelques kW), un point crucial qui impacte fortement sur les perturbations conduites générées est le routage des cartes de circuit imprimé de puissance. C'est pourquoi, les industriels s'orientent vers l'utilisation d'outils de conception assistée par ordinateur (CAO) pour le dimensionnement des circuits imprimés. D'une manière générale, les cartes de circuits imprimés (PCBs) sont au cœur de la conception des systèmes électroniques modernes. Ces systèmes tendant à fonctionner à des fréquences de plus en plus élevées, cela implique un élargissement du spectre fréquentiel vers les hautes fréquences et donc l'apparition éventuelle de nouvelles perturbations, ce qui peut provoquer des dysfonctionnements. C'est ainsi qu'entre en jeu la notion de compatibilité électromagnétique (CEM). Les concepts développés dans ce travail de recherche pourront donc engendrer des retombées dans de nombreux domaines. Les outils de conception qui sont couramment utilisés en milieu industriel, également dans les divers laboratoires, ne prennent pas en compte les contraintes CEM tout au long de la phase de conception pour que les systèmes soient conformes aux normes qui deviennent de plus en plus sévères et ainsi éviter le dysfonctionnement des systèmes. La plupart des concepteurs experts en CEM s'appuient sur l'expérience en utilisant des règles pour la conception des typons (par exemple). Cette solution est couramment utilisée dans l'industrie mais s'avère insatisfaisante. En effet, les coûts de prototypage et, en cas de non-conformité, de redimensionnement d'un produit,

constituent un risque rédhibitoire pour l'industrie. Il est crucial que les ingénieurs de conception puissent inclure la CEM comme contrainte à un stade précoce de la conception. Les mesures et actions prises ultérieurement pour un PCB déjà fabriqué ne sont pas aussi efficaces et entraîneront des coûts plus élevés et peuvent engendrer de nombreuses investigations longues et coûteuses. Le routage rationnel d'un convertisseur est l'une des clés dans la conception et le moyen le plus efficace pour réduire les effets parasites. Par conséquent, l'optimisation automatique du routage est fortement préférable. Afin de s'assurer que le produit final répond aux exigences normatives CEM, le recours aux techniques de filtrage est commun. Si on essaye de limiter les perturbations « à la source », les techniques appropriées de suppression des problèmes EMI doivent être mis en œuvre au niveau du convertisseur lui-même (le routage pour ce qui concerne ce travail de thèse) plutôt que sur les corrections finales, telles que l'optimisation de filtres.

2. Objectifs de la thèse

Les objectifs de cette thèse peuvent être rassemblés en trois catégories.

- Le premier objectif est de montrer l'influence du routage de convertisseur DC-DC sur la signature CEM. Cette étude va montrer l'importance de l'intégration du routage comme une contrainte dans la conception des circuits électroniques de puissance.
- Le deuxième objectif est de proposer une méthode de modélisation CEM en mode conduit d'un convertisseur DC-DC, valable jusqu'à une fréquence de 30 MHz. L'approche de modélisation doit permettre de modéliser finement les différents éléments, à savoir le convertisseur et tous les constituants (charge, RSIL, routage). Notre choix s'est porté sur une modélisation extensive dans le domaine temporel ; le routage est modélisé via un schéma électrique équivalent RLC (résistances, inductances et mutuelle-inductances), les autres constituants sont aussi modélisés par des circuits équivalents déterminés à partir de mesures des impédances.
- Le troisième objectif est de développer une stratégie d'optimisation basée sur un algorithme génétique qui doit permettre d'optimiser le routage afin de diminuer les perturbations conduites générées. L'objectif majeur est de développer un algorithme capable de générer des solutions de routages. Une étape importante consiste donc à construire le graphe qui assure la discrétisation de la surface du circuit, où peuvent être définies les différentes pistes conductrices. Des simulations électromagnétiques utilisant Ansys Q3D sont effectuées pour extraire les éléments parasites des différentes

géométries de routage. Ensuite, un modèle électrique complet du convertisseur à l'étude est généré et des simulations temporelles permettent de calculer les tensions de MC et de MD. Finalement, en se basant sur le calcul d'une fonction objectif ce processus d'optimisation extrait un vecteur correspondant aux performances de la solution permettant ainsi d'améliorer le spectre de perturbations générées.

3. Composition du manuscrit

Pour parvenir à notre but, les activités de recherche du projet ont conduit à décomposer le manuscrit en quatre parties.

Le premier chapitre présentera le contexte de l'étude et la problématique CEM en électronique de puissance. Ce chapitre résume d'abord l'étude bibliographique, qui contient un rappel des bases de la CEM et les modes de propagation des perturbations électromagnétiques et les implications de la CEM sur le développement des dispositifs électroniques. Ensuite, nous présenterons tout particulièrement les problèmes CEM dans les cartes électroniques, ainsi que les techniques dédiées à la réduction des perturbations conduites pendant la phase de conception. La réduction de ces interférences peut être obtenue à l'aide de plusieurs méthodes en agissant sur le routage, le placement, la loi de commande des interrupteurs de puissance et les filtres. Ces méthodes s'avèrent utiles pour atténuer les perturbations électromagnétiques conduites. Néanmoins, la plupart d'entre elles ne sont pas contrôlées et ne garantissent pas une conception optimale au niveau des cartes de circuits imprimés. Ainsi, nous présenterons l'importance de l'intégration de la CEM dès le début de processus de conception. Finalement, nous proposerons une démarche méthodologique de la conception du routage par optimisation.

Le deuxième chapitre portera sur la modélisation de l'ensemble du convertisseur. Dans un premier temps, nous exposerons un état de l'art des différentes méthodes de modélisation EM développées dans la littérature. Compte tenu de nos objectifs et des modèles étudiés (RSIL, PCB, composants passifs et actifs), l'approche développée est hybride en utilisant des modèles numériques et en se basant sur des mesures. Ces modèles auront pour objectif de décrire de manière fidèle le comportement du convertisseur étudié. Une fois la modélisation effectuée, les résultats de simulation sont comparés aux mesures sur la bande passante de fréquences 150kHz-30MHz. Dans un second temps, l'influence du routage sera mise en évidence pour différentes configurations.

Le troisième chapitre sera consacré à la présentation de la méthodologie d'optimisation. Il détaillera les concepts et les règles qui régissent la méthodologie d'optimisation. Ce chapitre commence par formuler le problème, puis explique comment les solutions de routages ont été obtenues et ensuite, détaille le processus d'optimisation lui-même. L'optimisation aura pour but d'améliorer le routage du PCB d'un point de vue CEM. La démarche d'optimisation automatisée a été exploitée sur un hacheur série. L'outil d'automatisation de l'optimisation développé utilise une méthode d'optimisation stochastique pour la recherche de la solution optimale.

Le quatrième et dernier chapitre de ce manuscrit portera sur la validation des résultats d'optimisation. Les différentes cartes conçues seront testées et confrontées aux résultats de simulations. Enfin, les différents routages seront comparés entre eux afin d'évaluer l'apport de l'optimisation du routage aux perturbations conduites.

Ce manuscrit se termine par une conclusion faisant un point sur les travaux effectués. Nous donnons ensuite les perspectives possibles à cette étude.

Chapitre I : La CEM appliquée à la conception des cartes électroniques

Sommaire

CHAPITRE I : LA CEM APPLIQUEE A LA CONCEPTION DES CARTES ELECTRONIQUES	28
A. INTRODUCTION.....	29
B. GENERALITES SUR LA POLLUTION ELECTROMAGNETIQUE	29
1. Contexte de la CEM.....	29
2. Étendue fréquentielle des PEM.....	31
3. Les normes CEM.....	33
C. LES PROBLEMES CEM DANS LES PCBS	36
1. Emissions conduites.....	37
a) Mode commun.....	37
b) Mode différentiel	38
2. Perturbations des composants actifs.....	38
3. Perturbations des composants passifs.....	41
4. Les méfaits de pistes de circuit imprimé	41
5. Impact des perturbations sur le fonctionnement des cartes électroniques.....	47
D. TECHNIQUES DE REDUCTION DES PERTURBATIONS ELECTROMAGNETIQUES.....	48
1. Techniques de routage	48
2. Techniques de filtrages.....	50
3. Techniques de réduction des perturbations conduites à la source	53
4. Disposition des composants.....	54
5. Autres précautions pour la réduction des perturbations conduites.....	58
6. Limite de ces méthodes	59
E. PRISE DE LA CEM EN PHASE DE CONCEPTION.....	60
F. OPTIMISATION DE LA CONCEPTION SOUS CONTRAINTE CEM	63
1. Conception par optimisation	63
2. Les différents types des algorithmes d'optimisation	65
G. DEMARCHES ET ORIENTATIONS	65
H. CONCLUSION DU PREMIER CHAPITRE	67
I. BIBLIOGRAPHIE	67

A. Introduction

Les systèmes électroniques traditionnels sont généralement fabriqués via des cartes de circuit imprimé. Les concepteurs d'aujourd'hui sont confrontés à des fréquences en augmentation dans les systèmes, à l'exigence de taille du PCB, au besoin de réduire la consommation d'énergie, et à la nécessité de maintenir les coûts de fabrication aussi bas que possible. Cependant, avec les exigences en termes de densité de puissance et de fiabilité, ces systèmes d'électronique de puissance ont été développés pour une fréquence de commutation plus élevée. Cette augmentation de fréquence implique une augmentation du nombre de sources de bruit électrique ainsi que de la sensibilité des dispositifs électroniques au bruit électromagnétique (EM). Les ingénieurs de conception doivent prendre en compte aussi plusieurs autres aspects qui affectent le circuit, tels que les contraintes CEM. Pour cette raison, l'étude de la problématique CEM est devenue une phase incontournable pour la conception des cartes et les contraintes CEM doivent être anticipées dès la phase de conception. Ce premier chapitre a pour but de situer notre projet de recherche dans son cadre scientifique. Ce chapitre est divisé en trois grandes parties. Dans la première partie, nous présentons les généralités relatives à la pollution électromagnétique. Nous abordons le contexte de la CEM, comme sa définition et son importance en électronique de puissance. Dans la deuxième partie du chapitre, nous présentons une analyse des origines des perturbations CEM et à leur impact sur les cartes de circuits imprimé. L'état de l'art des différentes techniques de réduction des perturbations électromagnétiques (PEM) conduites, en décrivant leurs avantages et leurs limites, occupent la deuxième partie de cette section. Finalement dans la troisième partie de ce chapitre, nous présentons l'importance de concevoir des cartes de circuit imprimé à la lumière de considérations CEM et nous exposons les principes généraux des algorithmes d'optimisation pouvant être utilisés pour l'optimisation des perturbations électromagnétiques.

B. Généralités sur la pollution électromagnétique

1. Contexte de la CEM

La CEM est la capacité des systèmes électriques et électroniques à fonctionner correctement dans l'environnement électromagnétique en présence d'autres dispositifs émettant des perturbations électromagnétiques, sans subir de dégradation inacceptable, ni déranger ses voisins, voire son environnement [1]. De cette définition de la CEM, nous distinguons deux aspects fondamentaux qui regroupent un problème électromagnétique, à

savoir l'émission (EMI) et la susceptibilité électromagnétique (EMS). Les émissions électromagnétiques désignent les énergies électromagnétiques perturbatrices engendrées par le système dans son environnement. Ces perturbations électromagnétiques peuvent être distinguées selon leur mode de propagation. Elles peuvent être conduites ou rayonnées.

- **Emission conduite** : lorsqu'elle se propage le long d'une ligne électrique à travers des matériaux conducteurs (câbles, pistes, plans de masses etc.). Elle est caractérisée par des mesures de tensions et de courants parasites.

- **Emission rayonnée** : lorsqu'elle se transmet dans l'air sous la forme d'une onde électromagnétique. Elle est estimée par des mesures de champs électriques et magnétiques.

La susceptibilité électromagnétique représente l'aptitude d'un dispositif à continuer de fonctionner de manière satisfaisante et à résister aux perturbations électromagnétiques venues de l'extérieur. Avec ces deux aspects, la figure I-1 illustre la décomposition de la problématique CEM en trois principes.




Figure I-1. Principe d'un problème CEM

Une source de perturbation émet des émissions vers l'environnement via un chemin de couplage par lequel cette énergie peut se propager et atteindre la victime. Finalement, un récepteur capte cette énergie [2]. Cette énergie peut perturber le fonctionnement de ce récepteur qui est défini comme victime. Il est à noter que, selon le problème, la source peut devenir une victime et vice versa. L'ensemble de ces interférences électromagnétiques

peuvent provoquer une véritable pollution, ce qui peut nuire au bon fonctionnement des équipements situés au voisinage et entraîner des problèmes de sécurité. Pour résoudre le problème de CEM, il est primordial de réduire ou même de supprimer les perturbations électromagnétiques. Il existe trois façons de réduire les interférences :

- Tenter de minimiser les émissions non désirées délivrées par la source. Les perturbations que l'équipement émet doivent être inférieures à un niveau prédéfini. Pour assurer une bonne compatibilité entre les équipements, ces niveaux ont été définis par des normes CEM.
- Rendre les chemins de propagation inefficaces pour minimiser la transmission entre la source et la victime.
- Rendre la victime insensible à la perturbation par une augmentation du niveau d'immunité de la victime contre les émissions EM involontaires en intégrant par exemple des filtres ou en réalisant des blindages permettant de protéger l'équipement.

2. Étendue fréquentielle des PEM

Les sources des perturbations électromagnétiques peuvent être classées en deux groupes. Elles peuvent être d'origine naturelle (foudre, décharge électrostatique, rayonnements cosmiques) et leurs effets peuvent aller jusqu'à la destruction des équipements ou d'origine artificielle, ce qui conduit généralement une modification de comportement du composant [3]. Dans cette étude, nous nous intéresserons à la deuxième cause. Cette seconde catégorie est associée aux activités humaines et elle est classée comme perturbations involontaires ou volontaires telles que les ondes radars, signaux de télécommunications (ondes radio ou TV). La grande majorité des sources involontaires sont essentiellement dues aux réseaux de distribution d'électricité, aux installations industrielles et aux dispositifs d'électronique de puissance qui sont parcourus par des courants importants ou qui sont soumis à des variations de tension rapides, tels que les convertisseurs statiques (hacheurs, les alimentations à découpage). L'utilisation de ces structures de conversion d'énergie s'est accentuée de manière significative ces dernières années et elles sont de plus en plus employées dans les utilisations domestiques, dans les transports et dans les applications à exigence de fiabilité élevée. Un exemple de chaîne de conversion est décrit dans la figure I-2. Cette chaîne comporte différents étages de puissance [4]. Il s'agit notamment de l'étage redresseur, du convertisseur et de sa commande, etc.




Figure I-2. Exemple d'une chaîne de conversion d'électronique de puissance [4]

Celles-ci vont contribuer à créer des perturbations conduites sur de très larges gammes de fréquences, couvrant sept décades. Il est possible d'identifier les origines des perturbations suivant les plages de fréquences. La figure I-3 montre la répartition spectrale usuelle des PEM associée aux structures électroniques de puissance (composants, fréquences et technologies actuelles). Les différents étages n'agissent pas sur les mêmes gammes de fréquences. En effet, on constate que l'influence du redresseur va jusqu'à 10 kHz, les harmoniques associées au découpage des interrupteurs du convertisseur interviennent dans la gamme de fréquences 10 kHz à 1 MHz, les phénomènes parasites liés aux transitions de commutation influent sur la plage de 500 kHz à 100 MHz. Au niveau normatif, la CEM balaye une bande de fréquences allant de quelques centaines de kilohertz à plusieurs gigahertz. En électronique de puissance, on distingue deux bandes de fréquences normatives. La gamme conduite qui varie de 150 kHz à 30 MHz et la gamme rayonnée qui s'étend entre 30 MHz jusqu'à 1GHz.




Figure I-3. Étendue spectrale des perturbations électromagnétiques conduites [2]

L'analyse du spectre des perturbations générées par les dispositifs de conversion statique montre qu'ils ont un impact significatif sur les perturbations électromagnétiques dans certaines bandes de fréquences. C'est pourquoi, il est nécessaire d'étudier le comportement de ces dispositifs pour vérifier la conformité aux normes CEM. Le but de ces normes est de réguler le niveau de perturbations que les systèmes peuvent recevoir et émettre. La partie suivante répertorie les différents normes CEM utilisées dans le domaine de l'électronique de puissance.

3. Les normes CEM

Il existe diverses normes européennes et internationales imposées pour la commercialisation d'un équipement électrique [5]. Il existe plusieurs organismes normatifs internationaux qui s'occupent des normes et spécifient les niveaux de perturbations admissibles en mode conduit et en mode rayonné. Ils définissent aussi les méthodes de mesures et d'essais. En Europe, les normes CEM sont introduites par la *Commission Electrotechnique Internationale, l'IEC* et le *Comité International Spécial de Perturbation en Radio Fréquence, le CISPR*. Cependant, les Etats Unis ont instauré la *Commission Fédérale en Communication, la FCC* [6]. Les normes peuvent être divisées en deux catégories : la première catégorie spécifie le niveau des émissions conduites et rayonnées maximale qu'un

produit pourra émettre, et la seconde catégorie traite les niveaux de susceptibilité des équipements minimale qu'un équipement devra supporter sans dysfonctionnement [7]. Le tableau I-1 donne des exemples de normes CEM communes pour les émissions conduites qui sont largement utilisées.

Tableau I-1. Normes européennes de la CEM

Normes	Titres
EN55011	Norme européenne pour l'émission des équipements industriels, scientifiques et médicaux
EN55013	Norme européenne pour les récepteurs de radiodiffusion et de télévision
EN55014	Norme européenne pour l'émission des appareils électroménagers, outillages électriques
EN55022	Norme européenne pour l'émission des équipements de traitement de l'information
IEC61967	Méthodes de mesures des émissions des circuits intégrés

Dans le cadre de cette thèse, on s'est particulièrement intéressé aux perturbations conduites. La norme européenne EN55022 qui définit les niveaux des émissions électromagnétiques est utilisée dans cette thèse. La limite normative est exprimée en dB μ V qui est une unité dérivée du Volt définie dans l'équation (I-1) [8].

$$V_{dB}(dB\mu V) = 20 \log \left(\frac{V(V)}{1\mu V} \right) \quad (I-1)$$

Les spécifications de cette norme relatives aux perturbations conduites dans la gamme des fréquences (150 kHz – 30 MHz) se divisent en deux classes A et B en fonction du

domaine d'application. La classe A définit le niveau d'émission pour des appareils destinés au milieu industriel et commercial. La classe B est réservée pour des applications dans le secteur domestique et hospitalier (applications résidentielles). Deux types de détecteurs : le détecteur de valeur moyenne et le détecteur quasi-crête sont utilisés pour comparer le bruit avec la norme. La figure I-4 compare les limites d'émission de quasi-crête des classes A et B. Les niveaux sont donnés sur une échelle logarithmique en $\text{dB}\mu\text{V}$. On remarque que la classe B possède un gabarit plus restrictif que la classe A. Généralement, les concepteurs des équipements électriques tentent à répondre aux critères de la classe B afin de couvrir un marché plus large et en réduisant les moyens de filtrage [8].




Figure I-4. Valeurs limites en émission quasi-crête issues des spécifications de la norme EN 55022 [2]

Tableau I-2. Limites quasi-crête de la tension perturbatrice pour les appareils de classe A et de classe B

Gamme de fréquences (MHz)	Classe A ($\text{dB}\mu\text{V}$)	Classe B ($\text{dB}\mu\text{V}$)
0,15 à 0,5	79	66 à 56
0,5 à 5	73	56
5 à 30	73	60

La pollution EM créée par les appareils électriques doit être en dessous des gabarits. Les normes interviennent généralement en phase de validation du produit. Il est donc essentiel de pouvoir identifier les principales imperfections des cartes de circuits imprimés le plus tôt possible en phase de développement et ainsi agir sur les causes. Dans la suite de ce chapitre, d'une part, nous évoquerons les différents problèmes de CEM au niveau d'une carte électronique, et d'autre part, nous présenterons les techniques dédiées à la réduction des PEM conduites.

C. Les problèmes CEM dans les PCBs

A l'heure actuelle, l'industrie électronique utilise essentiellement les cartes électroniques. C'est pourquoi, la CEM est un défi majeur pour les concepteurs des cartes électroniques pour garantir un fonctionnement nominal et sûr. Par ailleurs, le fonctionnement de la carte électronique comme tous les équipements électriques peut être influencé par l'environnement électromagnétique, et parfois une carte peut avoir un caractère de générateur de perturbations EM. Pour pouvoir bien appliquer la CEM sur les cartes électroniques et assurer un bon fonctionnement avec un minimum des perturbations, il faut d'abord bien maîtriser et comprendre les problèmes liés à l'émission électromagnétique. Cette partie se divise donc en deux sous parties. Dans un premier temps, nous allons identifier les principaux problèmes de CEM qui se manifestent au niveau circuit imprimé. Dans un second temps, nous allons décrire l'impact de ces perturbations sur le fonctionnement des cartes électroniques. Dans le cas général, l'identification des sources de perturbations au sein du dispositif électrique n'est pas toujours une tâche triviale. Cette démarche devient très difficile à mener dans le cas des structures plus complexes. Cependant, il est possible d'identifier quelques générateurs principaux qui peuvent affecter le bon fonctionnement des cartes électroniques. En effet, les sources les plus importantes sont liées aux interrupteurs de puissance et à leur comportement en commutation (courant de recouvrement inverse des diodes par exemple). Nous pouvons citer également les oscillations parasites qui proviennent des inductances parasites internes des composants et des inductances de câblage et des pistes de circuits imprimés associées aux capacités parasites apparaissant entre tous les éléments conducteurs espacés par un matériau isolant, et les capacités des composants actifs. Ainsi, les principales sources d'émission électromagnétique au sein d'une carte de circuit imprimé sont les non-linéarités des composants actifs et les éléments parasites des composants passifs et le routage. C'est pourquoi, l'étude de la CEM des cartes électroniques peut être classée en trois catégories globales :

- Emissions conduites
- Perturbations des composants actifs et passifs
- Couplages entre les pistes, connectiques et discontinuité

1. Emissions conduites

Dans cette thèse, seule l'étude des perturbations émises en mode conduit est réalisée. Deux modes de circulation des courants dans les conducteurs caractérisent le cheminement des perturbations au sein d'une carte PCB : le mode commun (MC) et le mode différentiel (MD). Afin de diagnostiquer les problèmes liés aux perturbations conduites, il est nécessaire de faire la distinction entre le MD et le MC. Cette distinction permet de connaître les différents composants affectés par le bruit dans les deux modes.

a) Mode commun

Les perturbations en MC sont des signaux parasites qui circulent dans les conducteurs de façon asymétrique, c'est-à-dire elles se propagent dans le même sens que dans le conducteur de référence. Le chemin de retour de ces signaux s'effectue par les circuits de masse à travers des capacités parasites existant entre chaque conducteur et la masse. En général, les perturbations en MC se referment via des structures métalliques comme châssis métallique, terre, boîtiers, dissipateurs thermiques, etc. Ce couplage est majoritairement de nature capacitif [4]. Dans ce mode, la carte électronique fonctionne comme une antenne. Ce courant est dû à plusieurs causes comme le mauvais placement des points de masse. Il peut également être généré par des tensions de bruit internes entre le point de masse de référence et la connexion du câble liant la source et la victime [9]. La plupart des problèmes rencontrés en mode conduit sont liés aux bruits en MC, qui fait l'objet de plusieurs études sur les techniques permettant de le réduire [10]. La figure I-5 indique le passage du courant perturbateur dans ce mode.




Figure I-5. Perturbations conduites de MC

b) Mode différentiel

Les perturbations en MD circulent principalement entre les fils d'alimentation ou les conducteurs de façon symétrique, c'est-à-dire elles se propagent sur l'un des conducteurs et reviennent sur l'autre en sens inverse. Le schéma de fonctionnement en MD est présenté dans la figure I-6.




Figure I-6. Perturbations conduites de MD

2. Perturbations des composants actifs

Du point de vue de la conception des circuits imprimés en électronique de puissance, la source majeure des perturbations électromagnétiques conduites est la commutation des interrupteurs de puissance. En effet, les convertisseurs statiques sont formés d'un ensemble de cellules élémentaires appelées cellules de commutation. Une cellule de commutation est composée de deux interrupteurs qui commutent brusquement entre leurs états passant et bloqué de façon naturelle ou commandée avec un rapport cyclique α_v , qui est défini en fonction des besoins de la charge. Ces commutations rapides assurent une minimisation des pertes par commutations. Toutefois, elles vont provoquer de fortes variations de tension (dv/dt) et de courant (di/dt), ce qui conduit à l'apparition des phénomènes de résonance donnant lieu à des perturbations électromagnétiques à hautes fréquences. Une cellule de commutation élémentaire composée d'une diode et d'un transistor et les formes d'ondes ainsi que le spectre associé sont représentés par la figure I-7.




Figure I-7. (a) : Cellule de commutation, (b) : formes d'ondes associées, (c) : spectre du signal trapézoïdal [3]

Les formes d'ondes illustrent les changements brutaux de commutation. Ces commutations génèrent une tension hachée à la sortie de chaque cellule dont la forme est assimilée à un trapèze de période de découpage T_{dec} , de temps de montée tm_v et de descente td_v . Par soucis de simplification, les temps de montée et de descente sont choisis égaux. Le spectre d'un signal trapézoïdal commence à la fréquence de commutation du transistor f_s et s'étend vers les hautes fréquences. L'enveloppe du spectre de ce signal est divisée en deux parties. Pour les fréquences inférieures à la fréquence définie par le temps de montée $fc = 1/\pi tm_v$, l'amplitude des harmoniques du signal décroît avec la fréquence en suivant une enveloppe de -20dB par décade. Au-delà de cette fréquence, l'amplitude des harmoniques du signal diminue avec une pente à -40dB par décade. Ainsi, la majeure partie des perturbations électromagnétiques conduites représentent les formes d'ondes liés aux commutations des

interrupteurs dont le spectre couvre une large bande de fréquences qui commence à la fréquence de commutation du convertisseur jusqu'à plusieurs MHz [3].

Ces phases de commutation peuvent être intensifiées lorsque des couplages se produisent entre les interrupteurs et leurs environnements proches, ce qui entraîne des impulsions de courants indésirables. Par exemple, Le transistor est généralement monté au-dessus de dissipateur de chaleur. Parmi des couplages les plus nocifs se trouve le couplage entre le radiateur de refroidissement et le transistor, qui se caractérise par la capacité parasite reliant le potentiel du radiateur mis à la terre au potentiel variable des transistors de la cellule, cf. figure I-8. Le radiateur étant connecté à la masse, cette capacité parasite assure une voie de couplage privilégié en mode commun [8]. Sa propagation est considérée comme le principal problème de la CEM caractérisant la perturbation d'un PCB. L'ordre de grandeur de ces capacités varie d'une dizaine de pF à quelques centaines de pF [11].




Figure I-8. Couplage capacitif radiateur – transistor [8]

De plus, ces rapides variations de courant et de tension peuvent faire entrer en résonance des éléments parasites internes au composant. On peut lister les inductances parasites de l'interrupteur, la capacité parasite drain source, C_{DS} , qui est due à la diode parasite dans un transistor MOSFET par exemple. Les effets du recouvrement inverse de certaines diodes peuvent aussi causer des surtensions à travers le convertisseur comme illustré la figure I-9 [5]. C'est pourquoi, les composants actifs tels que les semi-conducteurs de puissance dans les cartes électroniques constituent les principales sources perturbatrices de tensions et de courants [11].




Figure I-9. Recouvrement inverse selon la famille de la diode [5]

3. Perturbations des composants passifs

Il existe d'autres facteurs qui peuvent fortement influencer la signature spectrale d'une carte électronique, à savoir les éléments parasites des composants passifs qui sont excités par les sources issues des composants actifs. Les éléments parasites sont présents dans tous les composants passifs. Les composants passifs sont donc limités par leurs imperfections. En effet, une capacité est limitée par l'inductance de ses connexions et par les matériaux du condensateur. A titre d'exemple, grâce à l'ajout d'une capacité de découplage on peut réduire la boucle de circulation du courant de MD de sorte que la plupart du bruit de MD reste confiné. Ceci est possible grâce à la faible impédance de la capacité. Mais aux hautes fréquences, l'inductance parasite du condensateur devient prédominante, ce qui permet d'augmenter leur impédance par rapport à celle de la source DC. Une partie du courant de MD se reboucle alors par la source DC. L'inductance est aussi limitée par les capacités de ses enroulements et par le flux magnétique qui engendre la pollution EM. Les résistances ont des capacités et des inductances parasites qui dépendent de la technologie de fabrication utilisée (résistance carbone, bobinée ou film) [5].

4. Les méfaits de pistes de circuit imprimé

Les phénomènes de commutation des composants semi-conducteurs et les éléments parasites des composants passifs influent fortement sur les spectres de PEM, mais ils ne sont pas les seuls. On peut également citer la connectique qui est constituée de circuits imprimés

ou de câbles. D'un point de vue CEM, les perturbations électromagnétiques prennent leurs sources dans les composants actifs mais se développent à travers les connectiques qui vont avoir une forte influence sur la propagation des PEM. Les pistes de circuit imprimé présentent des chemins favorables de propagation des perturbations électromagnétiques. Elles impliquent des phénomènes complexes qui vont limiter la performance et la fiabilité de la structure. Les causes de ces méfaits sont multiples. En effet, les PCBs sont constitués de deux éléments de base : le substrat, qui sert de support aux composants et à les isoler les uns des autres (le substrat est généralement constitué de FR4), et la couche de cuivre qui sert à établir les interconnexions entre les composants. Les éléments d'interconnexions présentent des paramètres parasites électriques RLCG comme le montre la figure I-10.




Figure I-10. Schéma équivalent basse fréquence d'une piste de circuit imprimé

Les composants parasites d'une piste de circuit imprimé sont listés ci-dessous :

- Résistance : chaque piste a une résistance série qui provoque un échauffement par effet joule et une différence de potentiel proportionnelle au courant qui la traverse. La résistance varie en fonction de la fréquence par effet de peau. La résistance parasite ne constitue pas un problème majeur en CEM, sauf aux très hautes fréquences. Les pistes d'un circuit imprimé sont très légèrement résistives surtout si elles sont larges.
- Inductance : chaque piste présente une inductance parasite. Lorsqu'un courant traverse une piste, l'inductance peut former des pics de tension dont l'amplitude augmente avec la fréquence. Ces pics de tension affectent fortement la sûreté de fonctionnement des cartes électroniques [12]. L'inductance parasite est plus élevée lorsque la section de la piste est faible. Les inductances parasites des PCB sont un vrai problème en

CEM. En effet, aux basses fréquences, la piste est principalement résistive. À des fréquences plus élevées, la piste prend le comportement inductif et l'impédance devient $\approx j2\pi fL$.

Les valeurs des inductances des pistes de PCB d'épaisseur négligeable (avec plan de masse) peuvent être calculées par l'équation [13] (I-2).

$$L = \frac{\mu_0 l}{2\pi} \ln \left(\frac{8h}{W} + \frac{W}{4h} \right) \quad (\text{I-2})$$

Avec :

L : inductance de l'interconnexion [H]

l : longueur de l'interconnexion [m]

h : hauteur de la piste par rapport au plan de masse [m]

W : largeur de la piste [m]

μ_0 : perméabilité magnétique du vide ($4\pi \cdot 10^{-7}$) [T m/A]

Cette formulation est valide si l'épaisseur du conducteur est telle que : $0.1W < e < 0.8W$

- Capacité : chaque piste a une capacité parasite qui peut poser des problèmes. Cette capacité permet d'abaisser le temps de montée des signaux rapides [13]. De plus, un couplage par diaphonie capacitive peut se produire en cas de pistes proches. L'expression analytique des capacités parasites par rapport au plan de masse peut être calculée par l'équation (I-3).

$$C = \frac{2\pi\epsilon_0}{\ln \left(\frac{8h}{W} + \frac{W}{4h} \right)} \quad (\text{I-3})$$

Cette formulation est valable pour $W/h \ll 1$.

Avec :

ϵ_0 : Permittivité du vide ($= 8,854187 \cdot 10^{-12}$) [F/m]

h : hauteur de la piste par rapport au plan de masse [m]

W : largeur de la piste [m]

- Conductance : la conductance G est négligeable par rapport à l'impédance de la capacité C en parallèle dans le cas du PCB et de la bande de fréquence étudiée [14].

L'influence des pistes de PCB se caractérise donc différemment selon la gamme de fréquences étudiée. Les méfaits des pistes pendant le fonctionnement en régime permanent sont moins visibles car l'aspect résistif du PCB est souvent masqué par le comportement des autres composants, sauf dans les applications basses tension [15]. Au contraire, aux hautes fréquences, les aspects capacitifs et inductifs sont dominants et deviennent alors d'un intérêt particulier pour des études CEM. Les éléments parasites (capacités et inductances) s'unissent pour former des circuits LC en série et en parallèle. Ces circuits peuvent être excités et peuvent engendrer des harmoniques d'amplitude élevée. Ces harmoniques correspondent aux oscillations qui apparaissent lors de la phase de commutation des composants [16]. Les pistes sont responsables des surtensions aux bornes des commutateurs en raison de la variation élevée de courant qui apparaît dans la phase de commutation. De plus, les pistes des circuits imprimés présentent un caractère d'antenne non intentionnelle. En effet, les pistes traversées par les variations rapides des courants deviennent des antennes émettrices d'ondes électromagnétiques dont l'impact indirect sur d'autres dispositifs peut causer l'apparition de perturbations conduites. En outre, il existe des couplages qui se produisent entre les pistes et entre une piste et un interrupteur en raison des composants parasites mutuels. Par exemple, la capacité parasite entre l'interrupteur et la piste ainsi que les capacités entre les pistes et le plan de masse. Ces capacités parasites offrent un chemin potentiel vers le plan de masse. Les pistes adjacentes peuvent engendrer des couplages de nature inductive et capacitive. Ceci est généralement appelé diaphonie et le principe général est que l'énergie électromagnétique est involontairement transférée d'une piste « agresseur » à une piste « victime » par le biais des champs électromagnétiques. Les couplages capacitif et inductif sont les deux mécanismes dominants [17]. Leurs principes sont expliqués à la figure I-11.




Figure I-11. Couplage inductif et capacitif piste à piste [17]

En cas de diaphonie inductive, le couplage se produit lorsqu'un courant variant dans le temps circule dans une piste générant un champ magnétique. Ce champ induit un courant dans la piste victime. Le di/dt produit donc une tension dépendante de l'inductance mutuelle parasite notée L_M entre les deux boucles [18]. L'équation I-4 prédit la tension induite par la diaphonie due à l'inductance mutuelle :

$$V = L_M \frac{dI}{dt} \quad (I-4)$$

Où L_M est l'inductance mutuelle et I est le courant sur la piste agresseur.

En cas de diaphonie capacitive, les phénomènes de couplage capacitif se produisent lorsque deux pistes parallèles sont suffisamment proches. L'espace de matériau non conducteur entre les deux pistes peut être vu comme un diélectrique et les deux pistes comme les plaques conductrices d'un condensateur. La capacité peut devenir grande pour créer un couplage significatif qui fournit un chemin pour les perturbations électromagnétiques [18]. La capacité parasite mutuelle peut être calculée à partir de l'équation (I-5) :

$$I = C_M \frac{dV}{dt} \quad (I-5)$$

Où I est le courant induit par la piste agresseur sur la piste victime, V est la tension sur la piste agresseur, et C_M est la capacité mutuelle qui est une mesure du couplage capacitif entre deux pistes.

Le routage joue donc un rôle important dans la conception d'un convertisseur car il est responsable des surtensions aux bornes des commutateurs en raison des forts di/dt qui se produisent pendant la phase de commutation [4]. Un PCB correctement conçu peut aider à atteindre le niveau de bruit acceptable avec moins de composants de filtrage supplémentaires [19]. Des travaux ont été menés sur l'impact du routage sur la signature CEM [4], [20-23]. Nous citons particulièrement les travaux de [4] qui ont proposé une démarche pour quantifier l'impact du routage sur les perturbations conduites. Deux différents routages ont été proposés pour un convertisseur DC-DC comme illustré sur la figure I-12. Le principe consiste à modifier à la fois la longueur et la largeur des pistes en fixant la position des composants. Le MD et le MC sont ainsi fortement impactés (mesurés sur deux RSIL positionnés sur le bus

DC) (figure I-13). Les amplitudes de tension en MC sont plus élevées pour le deuxième routage avec des différences allant jusqu'à 15dB μ V dans l'amplitude du spectre à partir de 10 MHz. Les perturbations en MD générées par le deuxième routage sont supérieures à celles du premier avec des différences de 15 dB μ V maximum à partir d'une fréquence de 15 MHz.





Figure I-12. (a): Routage 1, (b): Routage 2 [4]






Figure I-13. (a) : Comparaison de la tension de MC mesurée pour les deux routages, (b) : Comparaison de la tension de MD mesurée pour les deux routages [4]

Par ailleurs, il a été montré dans [24] que lorsque les éléments parasites du routage ne sont pas pris en compte, l'augmentation du spectre des perturbations atteint 10dB à 10 MHz. Ce résultat témoigne aussi de l'impact des routages à hautes fréquences n'est pas négligeable. Dans la référence [14], une autre comparaison entre les perturbations conduites émises par un hacheur Buck sans et avec prise en compte des pistes de circuit imprimé dans la simulation a été présentée. Selon les résultats présentés, l'écart devient visible à partir de 10 MHz. L'étude présentée dans [16] montre que les inductances parasites ont été minimisées par une modification de la conception des pistes des circuits imprimés. Dans [25] les auteurs ont évalué différentes conceptions de circuits pour un PFC monophasé et leurs effets sur les perturbations conduites.

5. Impact des perturbations sur le fonctionnement des cartes électroniques

Les imperfections des cartes électroniques créent des chemins d'écoulement qui peuvent nuire au fonctionnement normal de la carte. En effet, les effets des perturbations conduites s'étendent sur des victimes très variées. Les dysfonctionnements sont susceptibles d'apparaître essentiellement à cause des perturbations de MC car en MD celle-ci sont généralement moins élevées. Cependant c'est en MD que les perturbations sont le plus problématiques. Le transfert de mode (MC vers MD) joue alors un rôle important. Afin de réduire les émissions conduites, les concepteurs utilisent des méthodes permettant de

minimiser l'impact des perturbations. La section suivante sera consacrée en particulier aux méthodes de réduction des perturbations conduites utilisés par les concepteurs de cartes électroniques afin de limiter le risque (fonctionnel, normatif).

D. Techniques de réduction des perturbations électromagnétiques

Des règles ont été proposées dans la littérature et par différentes équipes de recherche. Ces techniques ont comme objectif d'améliorer les cartes de circuits imprimés vis-à-vis les contraintes CEM afin d'obtenir les meilleures performances. L'idée générale est de vouloir minimiser les PEM conduites au maximum grâce à des règles de construction intelligente. Il existe plusieurs solutions comme illustré sur la figure I-14.




Figure I-14. Techniques pour réduire les PEM conduites dans les convertisseurs en électronique de puissance en agissant sur la source de bruit et les chemins de propagation, inspiré de [26]

Certaines solutions agissent sur la source de bruit en réduisant son niveau d'émission. D'autres solutions plus communes consistent à modifier les chemins de propagation des perturbations en introduisant des cellules de filtrages ou en créant des filtres internes.

1. Techniques de routage

Les pistes de circuit imprimé sont particulièrement importantes pour la conception des cartes électroniques. Un des procédés pour réduire les perturbations conduites consiste à agir sur le routage [27]. Cette approche offre l'avantage d'être efficace pour les hautes fréquences.

Des travaux ont été menés [28] sur la construction de pistes à faible impédance, comme réaliser des pistes conductrices relativement larges et aussi courtes que possible, afin de réduire l'impact du MC et du MD. Cependant, une telle construction n'est pas sans conséquences négatives. L'un des inconvénients est que la construction des pistes de grande largeur modifie l'aspect capacitif de la carte car les capacités parasites augmentent. Par ailleurs, une autre technique employée consiste à router les lignes d'alimentations aussi courtes que possible et adjacente au plan de masse. Cette technique aide à minimiser la surface de la boucle de courant et ainsi réduire le courant de MD [13]. Les chemins de retour de signal sont l'un des problèmes les plus difficiles à résoudre dans les circuits imprimés. Une technique particulièrement utile utilisée pour empêcher le courant d'emprunter ce chemin parasite est l'utilisation d'un plan de masse. L'ajout du plan de masse permet de fournir une faible impédance pour le chemin de retour à la masse, même à haute fréquence (plusieurs centaines de MHz). A l'aide de cette technique, le courant de MC et la surface de la boucle de courant différentiel sont ainsi fortement réduits [13]. De plus, les couplages diaphoniques sont minimisés par une règle empirique qui consiste à maintenir l'espace entre les pistes voisines à trois fois la largeur de la piste (W) [29], et à éviter qu'elles soient parallèles sur des longueurs très importantes, comme le montre la figure I-15.




Figure I-15. Réduction du couplage diaphonique entre pistes [13]

Il existe également une autre technique qui consiste à éviter les angles droits (45 degrés à 90 degrés) lors des changements de direction, comme le montre la figure I-16. En effet, un simple coude peut entraîner des interférences électromagnétiques. La capacité augmente lorsque les pistes atteignent des coudes à 90 degrés, ce qui provoque une rupture d'impédance.




Figure I-16. Formes des angles des pistes

2. Techniques de filtrages

Une des solutions pour la réduction des PEM conduites est l'utilisation de filtres CEM [19], [26], [30-31]. Les filtres CEM peuvent être utilisés pour réduire les émissions conduites sortant d'une carte ou y entrant. En CEM, le but du filtre est de rejeter les parties inutiles du spectre des signaux électriques sans altérer le signal utile. Un filtre est un système généralement présentant une impédance élevée dans une plage de fréquences spécifique afin de fournir des pertes d'insertion suffisantes (IL) [32]. En principe, les filtres CEM minimisent uniquement les perturbations conduites, mais les effets rayonnés sont aussi impactés en raison des mécanismes de conversion entre les types de perturbations électromagnétiques. Ces filtres peuvent être passifs, actifs ou hybrides. Il existe de nombreuses structures de filtres actifs [33-34] ou hybrides, mais leur conception est complexe. Ils sont destinés pour des cas particuliers où l'utilisation des filtres passifs est restreinte. Les concepteurs privilégient souvent les filtres passifs pour réduire les perturbations conduites [35-36]. En effet, les filtres passifs sont les plus largement utilisés en raison de leur coût relativement faible et de leur grande efficacité. Une topologie typique d'un filtre passif est illustrée à la figure I-17 [32].




Figure I-17. Exemple du filtre CEM [32]

Cette topologie inclut deux modes de filtrage [19]. Les inductances et les capacités (L_D , C_x) sont nécessaires au filtrage des composantes de MD. L'inductance et les capacités de MC (L_C , C_y) permettent de réduire les PEM en MC. La manière conventionnelle de caractériser les filtres CEM est la perte d'insertion, également appelée efficacité du filtre (IL), donnée par l'équation (I-6). Il s'agit, par définition, du ratio entre le niveau de signal U_1 mesuré sur la charge d'une configuration de test sans filtre et le niveau de signal U_2 mesuré après l'insertion du filtre (figure I-18).

$$IL(dB) = 20 \log \left(\frac{U_1}{U_2} \right) \quad (I-6)$$




Figure I-18. Estimation de la perte d'insertion d'un filtre CEM

Il existe six différentes topologies élémentaires de filtres [37]. Tous les autres types représentent des combinaisons de ces topologies de base. Les topologies de base sont généralement constituées d'inductances, de condensateurs et parfois de résistances. Les résistances sont rarement utilisées en raison des pertes de puissance qu'elles engendrent. La figure I-19 récapitule les principales topologies de filtres.






Figure I-19. Différents types élémentaires de filtres

Plusieurs recherches ont développé des procédures de conception des filtres CEM pour réduire les perturbations conduites [38-40]. A titre d'exemples, une méthode de conception des filtres de MC et de MD a été réalisée dans [41]. Ce travail présente une comparaison du spectre des PEM conduites sans et avec la prise en compte du filtre CEM. Ces résultats représentés par la figure I-20 montrent que pour le filtre de MD, l'atténuation est de 10 dB μ V jusqu'à 5MHz. Cependant, pour le filtre de MC, l'atténuation est importante et atteint 40 dB μ V sur toute bande de fréquence.



(a)



(b)

Figure I-20. (a) : Perturbations en mode différentiel avec et sans filtre, (b) : Perturbations en mode commun avec et sans filtre [41]

Dans ce cadre, le dimensionnement des filtres CEM est une étape importante. Par ailleurs, l'efficacité des filtres passifs est limitée et peut ne pas couvrir toute la gamme de fréquences. De nombreuses techniques d'annulation des parasites de filtre CEM ont été développées dans la littérature [42-45]. Il existe deux groupes d'effets parasites à annuler.

L'un est de type auto-parasite qui inclut les ESL (Equivalent Series Inductance) de condensateurs et les EPC (Equivalent Parallel Capacitance) d'inductances, et l'autre est le couplage mutuel qui se produit entre les différents composants de filtrage. Les techniques d'annulation d'ESL sont appliquées à la fois aux condensateurs de filtrage MC et de MD. Il existe deux types de compensation d'ESL : la méthode basée sur des condensateurs croisés [46] et la méthode de l'inductance couplée [47]. D'autre part, il existe des techniques pour réduire l'EPC. Le changement d'arrangement d'une bobine est une méthode efficace pour diminuer l'EPC [20]. L'étude présentée dans [48] applique deux condensateurs externes pour annuler l'EPC dans les inductances de MC et de MD. Dans [49], est proposée une méthode pour annuler la capacité parasite entre le drain de commutation et la masse en utilisant l'inductance mutuelle.

3. Techniques de réduction des perturbations conduites à la source

Du point de vue de la CEM, ralentir la vitesse de commutation pourra être un moyen pour réduire la perturbation à la source. Les conditions de commutation douce pour les IGBT, MOSFET et les diodes en tant que dispositifs de commutation peuvent réduire les perturbations conduites en raison d'un dv/dt et di/dt plus faible. Dans certaines études, les perturbations dans les convertisseurs à commutation douce ont été comparées [50], [51] aux convertisseurs à commutation dure [52], [53]. Cependant, dans certaines topologies de commutation douce, il n'y a pas de réduction significative des perturbations conduites. Certains résultats pratiques indiquent que réduire les perturbations conduites par une commutation douce n'est pas aussi simple qu'il y paraît [26] en raison du nombre accru d'éléments qui induisent des résonances supplémentaires qui obligent le concepteur à recourir à d'autres techniques d'atténuation des perturbations électromagnétiques. Dans [54], les émissions conduites d'un onduleur triphasé résonnant à commutation douce sont comparées avec celles d'un onduleur à commutation dure. Les résultats expérimentaux montrent que les niveaux d'EMI augmentent en commutation dure pour quelques fréquences. La commutation douce offre donc des résultats plus ou moins satisfaisants. Il est en outre nécessaire d'ajouter des éléments supplémentaires ce qui n'est pas un avantage en termes de coût et de poids. Par ailleurs, plusieurs stratégies de commandes dédiées à la réduction des perturbations conduites ont été proposées. Dans [55], [56], de nouvelles stratégies de commande ont permis de réduire le courant de MC de quelques décibels. Des travaux présentés dans [57], [58] ont introduit une méthode qui consiste à changer le signal de commande de grille en signal sinusoïdal à la place du trapèze conventionnel. Le transistor ne perd pas sa vitesse de commutation et les

perturbations conduites sont diminuées. Une autre technique consiste à augmenter la résistance de grille [19]. Cette méthode ralentit la vitesse de commutation des semi-conducteurs et en retour diminue les pentes dv/dt et di/dt . Cependant, les pertes en commutation augmentent en conséquence.

4. Disposition des composants

Une autre méthode mise au point consiste à minimiser les perturbations par un positionnement réfléchi des composants [19], [20], [26], [59]. Cette technique permet de réduire les couplages magnétiques entre composants. Comme montré dans [60], une disposition spécifique des composants peut entraîner un comportement CEM différent (figure I-21).




Figure I-21. Bruit en mode différentiel pour deux conceptions de convertisseur abaisseur avec limite CISPR25 [60]

Ainsi, les composants interagissent souvent entre eux. Prenons l'exemple de deux condensateurs, une description sur la dépendance du couplage magnétique et la distance entre les condensateurs est réalisée dans [61], comme indiqué sur la figure I-22. Le facteur de couplage diminue proportionnellement à la distance. Une technique pour éviter toute interaction consiste donc à augmenter la distance entre deux condensateurs.




Figure I-22. Dépendance de la distance du facteur de couplage magnétique de deux condensateurs [61]

L'orientation d'un composant est une autre technique très utilisée afin de minimiser les couplages mutuels. Une étude sur un filtre de type LC a été réalisée dans [62]. Ces travaux ont montré qu'une minimisation des couplages mutuels ($M1$, $M2$, $M4$, $M5$) dans les filtres LC, qui sont dus aux inductances mutuelles entre les condensateurs d'entrée et de sortie et entre les inductances et les condensateurs du filtre, est obtenue par une rotation verticale de l'inductance de 90° . La figure I-23 présente les différentes mutuelles entre les condensateurs et les inductances.




Figure I-23. Inductances mutuelles en fonction de la position de l'inductance [62]

De plus, l'impact de l'orientation des condensateurs sur l'efficacité d'un filtre a été démontré dans les travaux de [59], [63]. La figure I-24 montre le coefficient de couplage pour deux condensateurs placés dans des positions différentes. Pour avoir un bon couplage entre

eux, ils doivent être placés à proximité les uns des autres comme sur la figure I-24 (a), tandis que pour diminuer le couplage, il est plus efficace de placer orthogonalement plutôt que d'augmenter leur distance relative (figures I-24 (c) et (d)).




Figure I-24. Valeurs de K (coefficient de couplage) pour différentes positions de condensateurs parallèles [61]

En utilisant des condensateurs parallèles pour les filtres d'entrée et de sortie, chaque paire de condensateurs a été placée pour obtenir un couplage magnétique d'environ 0,5 (figure I-24 (b)). Les condensateurs ont été placés de telle sorte que leur courant circule dans des directions opposées, ainsi leurs champs magnétiques se soustraient comme le montre la figure I-25 (a) (M négatif). Le courant de MD d'entrée pour cette configuration est comparé sur la figure I-26 au cas où le courant dans les 2 condensateurs est dans le même sens que celui indiqué sur la figure I-25 (b) (M positif). La différence de bruit peut aller jusqu'à 18 dB [61].




Figure I-25. Condensateurs parallèles couplés magnétiquement [61]




Figure I-26. Courant MD pour un convertisseur avec condensateurs parallèles pour une inductance mutuelle positive et négative [61]

Une disposition perpendiculaire (figure I-27) permet d'éviter les inductances mutuelles indésirables entre les composants. Les travaux de [20] ont montré que la mutuelle induction entre deux condensateurs est maximale en raison de la colinéarité des champs avec les normales aux surfaces lorsque les deux condensateurs sont parallèles. L'induction mutuelle s'exprime à travers le flux calculé par l'équation (I-7) et (I-8).

$$d\varphi = \vec{B} \cdot \vec{n} \cdot dS \quad (\text{I-7})$$

$$\varphi = B \cdot S \cdot \cos \theta \quad (\text{I-8})$$

Avec φ étant le flux magnétique, B est l'induction magnétique, S est la surface traversée par B le vecteur normal à la surface S .




Figure I-27. Couplages magnétiques selon les positions des condensateurs [20]

Une autre méthode utilisée consiste à placer judicieusement les condensateurs de découplage afin de minimiser la surface de la boucle du courant [13]. La figure I-28 présente deux exemples de placement d'un condensateur de découplage. La surface de la boucle de découplage doit être réduite. Le condensateur de découplage correctement placé doit être aussi proche que possible de la fiche d'alimentation de l'appareil associé.




Figure I-28. Placement de la capacité de découplage pour réduire la boucle de découplage [13]

La création de différentes zones sur un PCB est une autre technique de conception utile pour améliorer la CEM. Le zonage des PCB est essentiellement un processus de planification où l'emplacement général des composants pour différentes zones du circuit est défini avant le routage. Un zonage approprié de la carte minimise les couplages indésirables et peut avoir un impact majeur sur les performances CEM du PCB. Cette méthode consiste à séparer le circuit en zones critiques et non critiques. Généralement, un placement astucieux des composants discrets combinés à une conception de pistes à faibles impédances sont largement utilisés dans l'industrie en raison de leurs simplicités dans la pratique [64-66].

5. Autres précautions pour la réduction des perturbations conduites

Voici quelques autres recommandations communes pour améliorer les performances CEM pour les cartes de circuits imprimés [13] (non exhaustive).

- Mise à la terre : la technique de mise à la masse permet d'empêcher les courants perturbateurs de circuler dans des zones sensibles. On distingue trois types principaux de mise à la masse suivant la façon dont la connexion est réalisée au niveau du plan de masse : masses connectées en un seul point (mono point ou étoile), masses connectées en plusieurs points (multipoints) et connexions mixtes (hybride). Ces approches peuvent être adoptées pour garantir une réduction des problèmes de CEM. Le schéma de mise à la terre au sein d'une unité est particulièrement important pour ses performances CEM. Une mauvaise mise à la terre peut entraîner des boucles de terre

qui peuvent à leur tour conduire à des signaux rayonnés ou captés à l'intérieur de l'unité et donc à une mauvaise CEM.

- Cartes multicouches : une méthode pour réduire les zones de boucle consiste à utiliser des cartes de circuit imprimé multicouche. En effet, une carte à quatre couches est souvent considérée comme un bon équilibre entre la complexité des cartes et les performances CEM. Il a été démontré qu'une carte de circuit imprimé multicouche composée de 4 couches de cuivre ou plus réduit les perturbations électromagnétiques par rapport une carte de circuit imprimé standard à deux couches. L'utilisation de la configuration multicouche fournit quelques avantages. Le premier avantage est que toutes les zones de boucle sont effectivement minimisées. Un autre avantage est que la distance entre les couches de cuivre est moindre. Cependant, les cartes avec plus de couches peuvent effectivement atteindre de bonnes performances CEM, mais nécessitent une conception très soignée. Bien qu'il soit possible d'utiliser plusieurs couches pour réduire la taille d'un PCB, il est difficile d'utiliser des structures multicouches pour des PCB de puissance à cause des calories à évacuer par les pistes.

6. Limite de ces méthodes

Comme indiqué précédemment, des techniques manuelles proposées permettent de minimiser les perturbations conduites pour pouvoir concevoir des cartes de circuits imprimés performantes. Généralement, ce sont des recommandations manuelles simplificatrices basées sur l'expérience. Ces différentes méthodes permettent donc d'apporter des améliorations mais d'autres corrections restent encore possibles. Généralement, les règles de conception sont déduites des géométries conventionnelles en négligeant les coefficients de couplage qui sont généralement faibles. Toutefois cette approximation peut devenir fausse et certaines solutions valables pour une structure peuvent ne pas fonctionner pour d'autres et même conduire à de pires performances. Par ailleurs, il est également possible que certains éléments parasites soient réduits au détriment d'autres, comme par exemple, l'utilisation de pistes larges diminue les inductances parasites mais en même temps augmente les capacités parasites [67]. Comme pour les techniques sur le routage et le placement, l'efficacité des filtres CEM est limitée et n'est pas suffisante pour garantir un fonctionnement optimal d'un point de vue CEM. En effet, un filtre n'est pas idéal, notamment à cause des éléments parasites des différents composants passifs, qu'ils soient capacitifs ou inductifs, qui le composent. Ces imperfections sont principalement responsables de la dégradation haute fréquence (HF) des filtres CEM.

Cependant, la plupart d'entre eux ne parviennent pas à prédire les perturbations conduites résultantes et nécessitent un processus d'essai. Par exemple, un filtre de MC à deux étages, conçu pour supprimer les perturbations conduites afin de se conformer à la norme peut présenter des performances de suppression au-delà de 10 MHz qui ne sont pas celles attendues en raison de la simplification excessive du modèle. Une procédure de conception étape par étape est proposée dans [19] et s'est avérée efficace en dessous de 1 MHz, malheureusement, la prédiction des performances de filtrage commence à s'écarter du modèle au-delà de cette fréquence. Comme indiqué précédemment, il existe des techniques d'annulation mais la plupart d'entre elles ne sont pas contrôlées [20]. Idéalement, il est préférable d'éviter les recommandations, et plutôt de prendre en compte le problème de conception de PCB et des filtres dans un processus d'optimisation.

E. Prise de la CEM en phase de conception

La figure I-29 présente l'enchaînement des principales phases de conception d'un équipement. La conception d'un équipement passe par plusieurs étapes, commençant par le cahier des charges jusqu'à sa mise sur le marché. Cet équipement est soumis à des contraintes multi-physiques (fonctionnelles, thermiques, . . .). Comme explicité dans les paragraphes précédents, la CEM est souvent étudiée de façon manuelle, voire empirique. Les concepteurs s'appuient sur leurs expertises en utilisant souvent des règles afin de réduire les émissions électromagnétiques. La CEM est encore donc trop souvent gérée uniquement comme une étape préliminaire à la phase d'industrialisation. Les filtres CEM sont dimensionnés une fois un premier prototype conçu et testé. En effet, lors de la conception des cartes électroniques, la méthode traditionnelle consiste à réaliser un prototype du système, puis à mesurer ses émissions, et enfin lui adjoindre un filtre au niveau de son alimentation permettant de réduire les émissions en dessous du gabarit imposé par la norme. Ce processus est long et coûteux. De plus, les filtres CEM sont souvent lourds, encombrants et coûteux. Ceci reste intéressant, mais cette méthode n'est pas optimale car elle ne prend en compte la contrainte CEM qu'à la fin du développement du produit. Pour améliorer ce processus, il est devenu nécessaire d'inclure la CEM comme contrainte inhérente dans les premières étapes de développement (figure I-30). En effet, les principaux avantages d'une conception CEM adéquate sont (1) le maintien du calendrier de développement (réduire le temps de développement), (2) la minimisation du coût du produit (3) et s'assurer que le produit fonctionnera de manière satisfaisante en présence des inévitables sources de bruit externes. Le facteur essentiel pour garantir que le produit à la fin de la conception satisfera aux exigences réglementaires est donc la prise en

compte du comportement CEM du produit tout au long du cycle de développement d'un système et notamment des PCB. Une fois le développement des prototypes réalisé, il devient de plus en plus difficile d'apporter des modifications car de nombreux autres aspects de la conception doivent également être modifiés. Une action ultérieure sur un PCB déjà fabriqué entraînera des coûts plus élevés [32].




Figure I-29. Enchaînement des principales phases de conception d'un équipement [11]




Figure I-30. Processus de conception d'un équipement sous contraintes [32]

Dans ce contexte, afin de pouvoir intégrer la contrainte CEM dans la conception virtuelle, des modèles décrivant le comportement CEM du système sont à développer afin de satisfaire au compromis entre le temps de calcul et la précision du modèle. Pour cela, la modélisation de ces dispositifs sera donc indispensable afin d'évaluer les phénomènes parasites. Ainsi, la modélisation CEM a fait l'objet de nombreuses études [68-70] comme nous le verrons plus en détail au chapitre II. Par ailleurs, d'un point de vue industriel, la conception par optimisation sous contraintes CEM est une approche innovante.

F. Optimisation de la conception sous contrainte CEM

1. Conception par optimisation

Le processus de conception en électronique de puissance commence par une idée, une conception, et une simulation fonctionnelle. La conception et la simulation fonctionnelle peuvent être subdivisées en plusieurs étapes, à titre d'exemple, la modélisation, la validation, la vérification, etc. Ces étapes sont indépendantes de la technologie des cartes. Après une simulation fonctionnelle réussie, certains choix initiaux doivent être faits tels que : la topologie de PCB (nombre de couches, couches alimentation : VCC / masse : GND), armoire (métal, plastique), type de connecteur, etc. Ces choix sont complexes et dépendent de nombreux facteurs. Par exemple, le rapport coût-efficacité est l'un des facteurs les plus importants de la conception des cartes électroniques. La conception est un problème multi-physique (électrique, magnétique, électromagnétique, mécanique, thermique...) qui dépend de beaucoup de paramètres (dimensions géométriques, choix technologiques, propriétés des matériaux, dispositions, packaging...). Ainsi, il existe en général plusieurs solutions possibles pour une carte donnée. Avec la demande croissante d'électronique de puissance, il faudrait également envisager et comparer toutes les solutions possibles pour élire le système électronique le plus satisfaisant. Pour cela, dans de nombreux problèmes de conception, on recherche une solution optimisée vis-à-vis d'une ou plusieurs contraintes : coût, masse, volume, fiabilité, CEM, etc. A ce jour, plusieurs techniques d'optimisation ont été proposées, qui peuvent toutes être utilisées pour concevoir des systèmes électroniques de conversion de puissance.

De telles approches ont été utilisées, par exemple, pour le dimensionnement de convertisseurs de puissance comme dans [71], et de machines électriques comme dans [72]. Des stratégies de conception par optimisation présentent l'intérêt de dimensionner de façon optimale un système selon un ou plusieurs objectifs donnés (minimisation de l'encombrement, de la consommation, respect de norme). L'auteur dans [73] a traité l'optimisation d'un hacheur abaisseur de tension selon plusieurs critères. Il a proposé une approche d'optimisation "Multi-objectifs" basée sur les critères : surface, coût du circuit, rendement... L'auteur dans [74] a optimisé une alimentation 42V-14V réversible pour les applications automobiles. L'optimisation a été faite sous différentes contraintes thermique et dynamique. D'autres méthodes s'orientent vers l'optimisation selon les contraintes CEM. En effet, les méthodes d'optimisation, utilisées pour résoudre les problématiques CEM, peuvent

être effectuées selon deux approches : optimisation globale ou optimisation centrée sur la CEM [32]. A titre d'exemples, nous pouvons citer des références [75-77] qui ont proposé des procédures de conception en optimisation pour des filtres CEM. Toure [32] a proposé un processus d'optimisation ayant pour objectif de diminuer le volume du filtre CEM et de diminuer la valeur d'ESR des composants. Cette méthodologie a été proposée pour la réduction des PEM en MD. Dans [75], les auteurs ont proposé une conception de filtre basée sur une optimisation discrète par des algorithmes génétiques afin d'augmenter l'efficacité énergétique. Cependant, les principales difficultés relevées sont que ces approches sont rarement optimales en termes de masse du filtrage car elles conduisent très souvent à un surdimensionnement de l'un des deux filtres [77]. Comme le routage et le placement sont deux éléments indispensables dans la phase de la conception, il est intéressant de garder ces deux paramètres comme degrés de liberté. Dans ce contexte, divers travaux d'optimisation ont été développés dans la littérature, comme dans [78], [79], et plus récemment [12], [80]. Nous citons particulièrement [20], thèse qui aborde l'optimisation du routage. Ces travaux ont porté sur l'optimisation du routage d'un filtre CEM en utilisant l'algorithme génétique. D'autre part, A. Zhou [59] a travaillé sur l'optimisation de l'emplacement des composants d'un filtre LC en se basant sur les modèles 3D dans le but de trouver un emplacement optimal sous contraintes CEM. Ces travaux se sont concentrés sur le développement d'une co-simulation entre Inca3D et FGOT pour faire des optimisations géométriques. Les paramètres du modèle (dimensions, paramètres physiques) ont été utilisés comme variables d'optimisation. L'application de la plupart de ces stratégies d'optimisations est basée sur l'algorithme stochastique génétique (AG) afin de sélectionner la meilleure solution électromagnétiquement parlant. Ce type d'algorithme est souvent utilisé pour des problèmes en CEM [32]. L'AG a donné lieu à différentes applications dans des travaux récents [14], [75], [81] qui ont démontré son efficacité pour résoudre des problèmes d'optimisation. En outre, les algorithmes génétiques sont des techniques d'optimisation stochastiques qui tentent d'imiter les processus d'évolution naturelle des espèces et de la génétique. Ils ont l'avantage d'être rarement piégés par un optimum local par rapport à l'approche par gradient traditionnelle. De plus, ils n'utilisent que les valeurs de la fonction à optimiser, pas sa dérivée ni une autre connaissance auxiliaire. Ils permettent d'optimiser une ou plusieurs fonctions « objectif » en prenant en compte un grand nombre de contraintes et de variables d'optimisation. Par ailleurs, les AGs peuvent voyager à partir d'une région sous-optimale s'ils trouvent de meilleures valeurs de la fonction coût dans certaines autres régions de l'espace de recherche [82].

Cependant, il existe des outils d'optimisation disponibles dans les solveurs électromagnétiques commerciaux mais ils présentent des limitations en termes d'entrées requises (l'utilisateur doit définir la structure du filtre de référence) et de faisabilité pratique, par exemple, des composants du filtre résultant. C'est pour ces avantages que nous avons opté pour les algorithmes génétiques. Toutefois, ces algorithmes demandent un nombre considérable d'estimations de la fonction objectif et des contraintes ce qui peut s'avérer coûteux en temps de calcul. Nous reviendrons sur la motivation de notre étude ultérieurement (Démarches et orientations). Pour bien illustrer la différence entre l'optimisation déterministe et stochastique, nous précisons dans ce qui suit le principe de chacune des deux approches.

2. Les différents types des algorithmes d'optimisation

Nous distinguons deux catégories dans les algorithmes d'optimisations, les algorithmes stochastiques pour la recherche des solutions globales et les algorithmes déterministes pour la recherche de solutions locales. Les algorithmes déterministes sont basés sur l'analyse de gradients de la fonction objectif. Les méthodes déterministes [15], [73] les plus connues pour des problèmes non linéaires sont la programmation quadratique séquentielle (SQP pour Sequential Quadratic Programming) et la méthode du point intérieur (IP pour Interior Point). Elles utilisent souvent le gradient. Elles sont rapides, mais nécessitent en contrepartie une sélection rigoureuse de la solution initiale. Le principal avantage des algorithmes déterministes est lié au fait qu'ils sont aptes à gérer de nombreuses contraintes et peuvent converger rapidement vers l'optimum. Cependant, ces optimums peuvent être locaux. La deuxième catégorie d'algorithmes d'optimisation est l'approche stochastique [73], [83]. Comme son nom l'indique, ces algorithmes sont fondés sur des mécanismes aléatoires afin d'explorer l'espace des solutions. La convergence de ces algorithmes ne dépend pas la définition des solutions initiales choisies. Les AGs ne requièrent aucun calcul de gradients de la fonction objectif, ces algorithmes ont l'avantage, en raison de nombreux appels au modèle de l'optimisation, d'atteindre l'optimum global de l'espace des solutions. La mise en œuvre de ces algorithmes est simple. Cependant, elles sont souvent très coûteuses en temps de calcul et peuvent gérer peu de contraintes.

G. Démarches et orientations

Il est nécessaire de maîtriser les phénomènes liés à la CEM dans le but de minimiser leurs impacts tout au long du processus de conception. Il a été illustré que l'impact du routage est d'autant plus problématique qu'il influence considérablement les perturbations conduites.

Il est donc devenu nécessaire d'assurer un routage optimal des PCBs afin d'obtenir les meilleures performances CEM. Par ailleurs, pour produire une carte de circuit imprimé, les concepteurs utilisent fréquemment des outils logiciels automatisés qui organisent les composants nécessaires et acheminent les fils entre eux. Les outils logiciels ne prennent pas en compte les contraintes CEM. Depuis peu, la conception par optimisation devient plus attrayante et il existe dans la littérature quelques travaux sur la conception du routage par optimisation. Une approche intéressante a également été proposée dans les travaux de T. De Oliviera [20] qui propose l'optimisation du routage d'un filtre CEM. Cependant, les filtres CEM ont une atténuation limitée à haute fréquence (>10 MHz) en raison des éléments parasites intrinsèques aux composants. De plus, la méthode de modélisation proposée nécessite une amélioration. Elle était purement magnétique, seuls les phénomènes inductifs sont utilisés pour optimiser le comportement du filtre, alors que tous les effets électrostatiques parasites ne sont pas pris en compte. De plus, la plupart des travaux présentés dans la littérature se concentrent généralement sur la conception en optimisation des filtres CEM malgré le coût et le volume supplémentaires qui s'ajoutent au convertisseur. Nos travaux consistent à optimiser le routage d'un convertisseur DC-DC pour réduire les perturbations électromagnétiques conduites sur la bande de fréquences, à savoir [150 kHz – 30 MHz] avant de passer à la solution de filtrage ce qui permettra de réduire le coût et le volume du filtre. À notre connaissance, cette méthode n'a pas encore été appliquée en électronique de puissance. Ainsi, notre méthodologie de conception (figure I-31) par optimisation sous contraintes s'appuie sur un outil de modélisation et de simulations automatisé et parallélisable.




Figure I-31. Démarche de notre méthodologie

H. Conclusion du premier chapitre

Ce chapitre introductif a permis de présenter le contexte des travaux de recherche. Nous avons présenté la problématique CEM en électronique de puissance. Ce chapitre a fait l'état de l'art sur les perturbations électromagnétiques dans les cartes des circuits imprimés. La réduction des interférences peut être obtenue à l'aide de plusieurs méthodes en agissant sur le routage, le placement, la loi de commande des interrupteurs de puissance et les filtres. Ces méthodes s'avèrent utiles pour atténuer les PEM conduites. Néanmoins, la plupart d'entre elles ne sont pas contrôlées et ne garantissent pas l'optimalité des cartes de circuits imprimés. Nous avons introduit dans ce chapitre notre démarche méthodologique de conception du routage par optimisation.

I. Bibliographie

- [1] F. Costa, Compatibilité électromagnétique CEM - Présentation générale, Techniques de l'ingénieur, 2010, no. ref. article : D1300.
- [2] B. Revol, La CEM appliquée à l'électronique de puissance, Eduscol, 2018. [En ligne]. Available : <https://eduscol.education.fr/9699-la-cem-appliquee-lelectronique-de-puissance-ensps.pdf> (education.fr)
- [3] C. Marlier, Modélisation des perturbations électromagnétiques dans les convertisseurs statiques pour des applications aéronautiques, Thèse de doctorat, Université de Lille, 2013.
- [4] E. Rondon-Pinilla, Conception de convertisseurs électroniques de puissance à faible impact électromagnétique intégrant de nouvelles technologies d'interrupteurs à semi-conducteurs, Thèse de doctorat, Ecole Centrale de Lyon, 2014.
- [5] S. Bréhaut, Modélisation et optimisation des performances CEM d'un convertisseur AC/DC d'une puissance de 600W, Thèse de doctorat, Université de Tours, 2005.
- [6] S. Demarty, Contribution à l'étude électromagnétique théorique et expérimentale de

cartes de circuit imprimé, Thèse de doctorat, Université de Limoges, 2006.

- [7] G. Frantz, Approche système pour l'étude de la compatibilité électromagnétique des réseaux embarqués, Thèse de doctorat, Université de Grenoble, 2015.
- [8] B. Revol, Modélisation et optimisation des performances CEM d'une association variateur de vitesse - machine asynchrone, Thèse de doctorat, Université Joseph Fourier - Grenoble I, 2003.
- [9] H. Tarhini, Etude de la susceptibilité des cartes des circuits imprimés face aux agressions électromagnétiques de fortes Puissances, Thèse de doctorat, Université de Limoges, 2008.
- [10] B. Zaidi, Méthode d'optimisation du volume des bobines de mode commun pour la conception des filtres CEM, Thèse de doctorat, Université de Lille, 2018.
- [11] V. Dos santos, Modélisation des émissions conduites de mode commun d'une chaîne électromécanique. Optimisation paramétrique de l'ensemble convertisseur filtres sous contraintes CEM, Thèse de doctorat, Institut National Polytechnique de Toulouse (Toulouse INP), 2019.
- [12] B. Hao, Y. Mei and P. Ning, "A hybrid genetic algorithm for automatic layout design of power module," *2017 18th International Conference on Electronic Packaging Technology (ICEPT)*, Harbin, China, 2017, pp. 1143-1146.
- [13] A. Boyer, Règles de conception faible émission rayonnée pour les circuits imprimés, TP CEM, 2011. [En ligne]. Available : http://www.alexandre-boyer.fr/alex/enseignement/Boyer_regles_CEM_PCB_v3.pdf
- [14] J. Taki, Contribution aux modèles des perturbations électromagnétiques émises par les convertisseurs de l'électronique de puissance, Thèse de doctorat, Université Paris-Saclay,

2017.

- [15] C. Martin, Vers une méthodologie de conception des interconnexions pour les dispositifs de l'Electronique de puissance, Thèse de doctorat, Université Joseph Fourier - Grenoble I, 2005.
- [16] A. Bhargava, D. Pommerenke, K. W. Kam, F. Centola and C. W. Lam, "DC-DC Buck Converter EMI Reduction Using PCB Layout Modification," in *IEEE Transactions on Electromagnetic Compatibility*, vol. 53, no. 3, pp. 806-813, Aug. 2011.
- [17] X. Gong, Conducted EMI in Inverters with SiC Transistors, Thèse de doctorat, Université de technologie de Dalian Chine, 2013.
- [18] Tang Tung Yan and M. Z. M. Jenu, "Capacitive and inductive couplings of PCB traces," 2000 *TENCON Proceedings. Intelligent Systems and Technologies for the New Millennium (Cat. No.00CH37119)*, Kuala Lumpur, Malaysia, 2000, pp. 186-191 vol.1
- [19] K. Mainali and R. Oruganti, "Conducted EMI Mitigation Techniques for Switch-Mode Power Converters: A Survey," in *IEEE Transactions on Power Electronics*, vol. 25, no. 9, pp. 2344-2356, Sept. 2010.
- [20] T. De Oliveira, Optimisation du routage d'un filtre CEM, Thèse de doctorat, Université de Grenoble, 2012.
- [21] W. Belloumi, A. Bréard, J. Ben Hadj Slama and C. Vollaie, "Numerical approach to study layout influence on electromagnetic emissions signature," 2018 *IEEE International Symposium on Electromagnetic Compatibility and 2018 IEEE Asia-Pacific Symposium on Electromagnetic Compatibility (EMC/APEMC)*, Suntec City, Singapore, 2018, pp. 1093-1098.
- [22] P. Ning, F. Wang and K. D. T. Ngo, "Automatic layout design for power module,"

in *IEEE Transactions on Power Electronics*, vol. 28, no. 1, pp. 481-487, Jan. 2013.

- [23] Q. Chen, X. Yang, M. Ember, J. Liu, Z. Wang, S. E. M. Ember, "Practical Design Considerations for IPWM-based PFC Converter Employing CoolMOS and SiC Diode," *Power*, pp. 1693-1698, 2006.
- [24] W. Zhang, M. T. Zhang, F. C. Lee, J. Roudet and E. Clavel, "Conducted EMI analysis of a boost PFC circuit," *Proceedings of APEC 97 - Applied Power Electronics Conference*, Atlanta, GA, USA, 1997, pp. 223-229 vol.1.
- [25] L. Rossetto, S. Buso and G. Spiazzi, "Conducted EMI issues in a 600-W single-phase boost PFC design," in *IEEE Transactions on Industry Applications*, vol. 36, no. 2, pp. 578-585, March-April 2000.
- [26] Yazdani MR, Farzanehfard H, Faiz J, "Classification and comparison of EMI mitigation techniques in switching power converters—a review," *Journal of Power Electronics*, pp. 767–777 vol.11.
- [27] J. Aimé, Rayonnement des convertisseurs statiques. Application à la variation de vitesse, Thèse de doctorat, Institut National Polytechnique de Grenoble, 2009.
- [28] T. De Oliveira, M. Sylvain, G. Jean-Michel, J. -L. Schanen and A. Perregaux, "Reduction of conducted EMC using busbar stray elements," *2009 Twenty-Fourth Annual IEEE Applied Power Electronics Conference and Exposition*, Washington, DC, USA, 2009, pp. 2028-2033.
- [29] Mark I. Montrose, "Printed Circuit Board Design Techniques for EMC Compliance: A Handbook for Designers ", *Wiley-IEEE Press*, 2000, pp.307-307.
- [30] D. Qu, EMI Characterization and Improvement of Bi-Directional DC/DC Converters, Master Thesis, Virginia Tech, 1999.

- [31] H. Chen, Z. Qian, Z. Zeng and C. Wolf, "Modeling of Parasitic Inductive Couplings in a Pi-Shaped Common Mode EMI Filter," in *IEEE Transactions on Electromagnetic Compatibility*, vol. 50, no. 1, pp. 71-79, Feb. 2008.
- [32] M. Toure, Contribution à la modélisation CEM d'une chaîne d'actionnement pour une application automobile, Thèse de doctorat, Université Clermont Auvergne, 2019.
- [33] Y. . -C. Son and S. -K. Sul, "A new active common-mode EMI filter for PWM inverter," in *IEEE Transactions on Power Electronics*, vol. 18, no. 6, pp. 1309-1314, Nov. 2003.
- [34] Wenjie Chen, Xu Yang and Zhaoan Wang, "An active EMI filtering technique for improving passive filter low-frequency performance," in *IEEE Transactions on Electromagnetic Compatibility*, vol. 48, no. 1, pp. 172-177, Feb. 2006.
- [35] H. Akagi, H. Hasegawa and T. Doumoto, "Design and performance of a passive EMI filter for use with a voltage-source PWM inverter having sinusoidal output voltage and zero common-mode voltage," in *IEEE Transactions on Power Electronics*, vol. 19, no. 4, pp. 1069-1076, July 2004.
- [36] Sheng Ye, W. Eberle and Yan-Fei Liu, "A novel EMI filter design method for switching power supplies," in *IEEE Transactions on Power Electronics*, vol. 19, no. 6, pp. 1668-1678, Nov. 2004.
- [37] V. Tarateeraseth, "EMI filter design: Part III: Selection of filter topology for optimal performance," in *IEEE Electromagnetic Compatibility Magazine*, vol. 1, no. 2, pp. 60-73, Second Quarter 2012.
- [38] Cadirci, B. Saka and Y. Eristiren, "Practical EMI-filter-design procedure for high-power high-frequency SMPS according to MIL-STD 461," in *IEE Proceedings - Electric Power Applications*, vol. 152, no. 4, pp. 775-782, 8 July 2005.

- [39] A. Singh, A. Mallik and A. Khaligh, "A Comprehensive Design and Optimization of the DM EMI Filter in a Boost PFC Converter," in *IEEE Transactions on Industry Applications*, vol. 54, no. 3, pp. 2023-2031, May-June 2018.
- [40] A. Singh, A. Mallik and A. Khaligh, "A systematic design procedure for a compact DM EMI filter for a 3-phase boost PFC rectifier," *2017 IEEE Industry Applications Society Annual Meeting*, Cincinnati, OH, USA, 2017, pp. 1-6.
- [41] J. L. Kotny, T. Duquesne and N. Idir, "Design of EMI filters for DC-DC converter," *2010 IEEE Vehicle Power and Propulsion Conference*, Lille, 2010, pp. 1-6.
- [42] B. J. Pierquet, T. C. Neugebauer and D. J. Perreault, "Inductance Compensation of Multiple Capacitors With Application to Common- and Differential-Mode Filters," in *IEEE Transactions on Power Electronics*, vol. 21, no. 6, pp. 1815-1824, Nov. 2006.
- [43] Shuo Wang, F. C. Lee, J. D. van Wyk and J. D. van Wyk, "A Study of Integration of Parasitic Cancellation Techniques for EMI Filter Design With Discrete Components," in *IEEE Transactions on Power Electronics*, vol. 23, no. 6, pp. 3094-3102, Nov. 2008.
- [44] Wang, S., Characterization and Cancellation of High-Frequency Parasitics for EMI Filters and Noise Separators in Power Electronics Applications, Thèse de doctorat, Blacksburg, United States, May 2005.
- [45] A. J. McDowell and T. H. Hubing, "A Compact Implementation of Parasitic Inductance Cancellation for Shunt Capacitor Filters on Multilayer PCBs," in *IEEE Transactions on Electromagnetic Compatibility*, vol. 57, no. 2, pp. 257-263, April 2015.
- [46] S. Wang, F. C. Lee and W. G. Odendaal, "Controlling the parasitic parameters to improve EMI filter performance," *Nineteenth Annual IEEE Applied Power Electronics Conference and Exposition, 2004. APEC '04.*, Anaheim, CA, USA, 2004, pp. 503-509

vol.1.

- [47] T. C. Neugebauer, J. W. Phinney and D. J. Perreault, "Filters and components with inductance cancellation," Conference Record of the 2002 IEEE Industry Applications Conference. 37th IAS Annual Meeting (Cat. No.02CH37344), Pittsburgh, PA, USA, 2002, pp. 939-947 vol.2.
- [48] S. Wang, F. C. Lee and J. D. van Wyk, "Design of Inductor Winding Capacitance Cancellation for EMI Suppression," in *IEEE Transactions on Power Electronics*, vol. 21, no. 6, pp. 1825-1832, Nov. 2006.
- [49] S. Wang and F. C. Lee, "Common-Mode Noise Reduction for Power Factor Correction Circuit With Parasitic Capacitance Cancellation," in *IEEE Transactions on Electromagnetic Compatibility*, vol. 49, no. 3, pp. 537-542, Aug. 2007.
- [50] L. A. Barragan, D. Navarro, J. Acero, I. Urriza and J. M. Burdio, "FPGA Implementation of a Switching Frequency Modulation Circuit for EMI Reduction in Resonant Inverters for Induction Heating Appliances," in *IEEE Transactions on Industrial Electronics*, vol. 55, no. 1, pp. 11-20, Jan. 2008.
- [51] H. Chung, S. Y. R. Hui and K. K. Tse, "Reduction of power converter EMI emission using soft-switching technique", in *IEEE Transactions on Electromagnetic Compatibility*, vol. 40, no. 3, pp. 282-287, Aug. 1998.
- [52] D. Zhang, D. Y. Chen and F. C. Lee, "An experimental comparison of conducted EMI emissions between a zero-voltage transition circuit and a hard switching circuit," *PESC Record. 27th Annual IEEE Power Electronics Specialists Conference*, Baveno, Italy, 1996, pp. 1992-1997 vol.2.
- [53] M. Yoshida, E. Hiraki and M. Nakaoka, "Actual efficiency and electromagnetic noises evaluations of a single inductor resonant AC link snubber-assisted three-phase soft-

switching inverter," *The 25th International Telecommunications Energy Conference, 2003. INTELEC '03.*, Yokohama, Japan, 2003, pp. 721-726.

- [54] Y.-S. Lai, P.-S. Chen, H.-K. Lee, and J. Chou, "Optimal common-mode voltage reduction PWM technique for inverter control with consideration of the dead-time effects-part II: applications to IM drives with diode front end," *IEEE Transactions on Industry Applications*, vol. 40, no. 6, pp. 1613–1620, Nov 2004.
- [55] Y.-S. Lai and F.-S. Shyu, "Optimal common-mode voltage reduction PWM technique for induction motor drives with considering the dead-time effects for inverter control," in *38th IAS Annual Meeting on Conference Record of the Industry Applications Conference*, 2003., vol. 1, Oct 2003, pp. 152–159 vol.1.
- [56] A. Videt, P. L. Moigne, N. Idir, P. Baudesson, and X. Cimetière, "A new carrier based pwm providing common-mode-current reduction and dc-bus balancing for three-level inverters," *IEEE Transactions on Industrial Electronics*, vol. 54, no. 6, pp. 3001–3011, Dec 2007.
- [57] H. Mecke, R. Doeblin, T. Winkler, and W. Fischer, "Conducted emission of inverter power sources for resistance welding," *Journal of Power Electronics*, vol. 2, no. 2, pp. 124-129, Apr. 2002.
- [58] N. Idir, R. Bausiere and J. J. Franchaud, "Active gate voltage control of turn-on di/dt and turn-off dv/dt in insulated gate transistors," in *IEEE Transactions on Power Electronics*, vol. 21, no. 4, pp. 849-855, July 2006.
- [59] A. Zhou, Modèles des composants passifs et couplage électromagnétique pour filtres HF de puissance : optimisation du placement, Thèse de doctorat, Université Claude Bernard Lyon 1, 2013.
- [60] A. Lissner, E. Hoene, B. Stube and S. Guttowski, "Predicting the influence of placement

- of passive components on EMI behaviour," *2007 European Conference on Power Electronics and Applications*, Aalborg, 2007, pp. 1-10.
- [61] C. Rojas, Optimization of the design of DC-DC converters for improving the electromagnetic compatibility with the Front-End electronic for the super Large Hadron Collider Trackers, Thèse de doctorat, Université técnica Federico Santa María, 2011.
- [62] S. Wang, F. C. Lee, W. G. Odendaal and J. D. van Wyk, "Improvement of EMI filter performance with parasitic coupling cancellation," in *IEEE Transactions on Power Electronics*, vol. 20, no. 5, pp. 1221-1228, Sept. 2005.
- [63] T. De Oliveira, J.-M. Guichon, J.-L. Schanen, L. Gerbaud, "PEEC-models for EMC filter layout optimization," *Integrated Power Electronics Systems (CIPS), 2010 6th International Conference on*, vol., no., pp.1,6, 16-18 March 2010.
- [64] E. Hoene, A. Lissner and S. Guttowski, "Prediction of EMI behaviour in terms of passive component placement," *2007 18th International Zurich Symposium on Electromagnetic Compatibility*, Munich, Germany, 2007, pp. 49-52.
- [65] Henglin Chen, M. I., "Modeling and Characterization of Parasitic Inductive Coupling Effects on Differential Mode EMI Performance of a Boost Converter", in *IEEE Transactions on Electromagnetic Compatibility*, vol. 53, no. 4, November 2011.
- [66] S. Wang, R. Chen, F. C. Lee and J. D. van Wyk, "Improved passive filter configurations for high-frequency conducted EMI in power electronics," *2005 European Conference on Power Electronics and Applications*, Dresden, Germany, 2005, pp. 16 pp.-P.16.
- [67] Shuo Wang, F. C. Lee, D. Y. Chen and W. G. Odendaal, "Effects of parasitic parameters on EMI filter performance, " in *IEEE Transactions on Power Electronics*, vol. 19, no. 3, pp. 869-877, May 2004.

- [68] S. Hrigua, Contribution à l'électronique de modèles précis et à faible coût de calcul pour l'électronique de puissance et la CEM, Thèse de doctorat, Ecole Normale Supérieure de Cachan, 2014.
- [69] N. Doorgah, Contribution à la modélisation prédictive CEM d'une chaîne d'entraînement, Thèse de doctorat, Université de Lyon, 2012.
- [70] C. Vermaelen, Contribution à la modélisation et à la réduction des perturbations conduites dans les systèmes d'entraînement à vitesse variable, Thèse de doctorat, Ecole Normale Supérieure de Cachan, 2003.
- [71] P. Lefranc, X. Jannot, and P. Dessante, "Optimised design of a transformer and an electronic circuit for IGBT drivers signal impulse transmission function based on a virtual prototyping tool, " *IET Power Electronics*, 6(4): 625–633, 2013.
- [72] C. Gutfrind, L. Dufour, V. Liebart, F. Robert, J. -C. Vannier and P. Vidal, "Design and prototyping of an optimized limited motion indirect drive actuator for automotive application," *2015 17th European Conference on Power Electronics and Applications (EPE'15 ECCE-Europe)*, Geneva, Switzerland, 2015, pp. 1-10.
- [73] H. Helali, Méthodologie de pré-dimensionnement de convertisseurs de puissance : Utilisation des techniques d'optimisation multi-objectif et prise en compte de contraintes CEM, Thèse de doctorat, INSA de Lyon, 2006.
- [74] L. Jourdon, Stratégie de pré-dimensionnement de convertisseurs statiques : Application à une alimentation 42V-14V réversible pour l'automobile, Thèse de doctorat, Université Joseph-Fourier - Grenoble, 2002.
- [75] M. Ferber, R. Mrad, F. Morel, G. Pillonnet, C. Vollaire and A. Nagari, "Power Efficiency and EMI Attenuation Optimization in Filter Design, " *in IEEE Transactions on*

Electromagnetic Compatibility, vol. 60, no. 6, pp. 1811-1818, Dec. 2018.

- [76] F. Viani, F. Robol, M. Salucci and R. Azaro, "Automatic EMI Filter Design Through Particle Swarm Optimization," in *IEEE Transactions on Electromagnetic Compatibility*, vol. 59, no. 4, pp. 1079-1094, Aug. 2017.
- [77] B. Touré, J. -L. Schanen, L. Gerbaud, T. Meynard, J. Roudet and R. Ruelland, "EMC Modeling of Drives for Aircraft Applications: Modeling Process, EMI Filter Optimization, and Technological Choice," in *IEEE Transactions on Power Electronics*, vol. 28, no. 3, pp. 1145-1156, March 2013.
- [78] P. Ning, F. Wang and K. D. T. Ngo, "Automatic layout design for power module," in *IEEE Transactions on Power Electronics*, vol. 28, no. 1, pp. 481-487, Jan. 2013.
- [79] J. . -L. Schanen, L. Jourdan and J. Roudet, "Layout optimization to reduce EMI of a switched mode power supply," *2002 IEEE 33rd Annual IEEE Power Electronics Specialists Conference. Proceedings (Cat. No.02CH37289)*, Cairns, QLD, Australia, 2002, pp. 2021-2026 vol.4.
- [80] P. Ning, X. Wen, Y. Li and X. Ge, "An improved automatic layout method for planar power module," *2016 IEEE Applied Power Electronics Conference and Exposition (APEC)*, Long Beach, CA, 2016, pp. 3080-3085.
- [81] P. Guo, X. Wang and Y. Han, "The enhanced genetic algorithms for the optimization design," *2010 3rd International Conference on Biomedical Engineering and Informatics*, Yantai, 2010, pp. 2990-2994.
- [82] A. Wright, Genetic Algorithms for Real Parameter Optimization, pp. 205–218. Morgan Kaufmann : San Mateo, CA, Foundations of Genetic algorithms, vol.1, 1991.
- [83] S. Busquets-Monge *et al.*, "Design optimization of a boost power factor correction

converter using genetic algorithms," *APEC. Seventeenth Annual IEEE Applied Power Electronics Conference and Exposition (Cat. No.02CH37335)*, Dallas, TX, USA, 2002, pp. 1177-1182 vol.2.

Chapitre II : Modélisation CEM du convertisseur d'étude

Sommaire

CHAPITRE II : MODELISATION CEM DU CONVERTISSEUR D'ETUDE.....	79
A. INTRODUCTION.....	80
B. METHODES DE MODELISATION CEM	80
1. Intérêt de la modélisation.....	80
2. Méthodes de résolution temporelle ou fréquentielle	81
3. Modélisation des sources des perturbations électromagnétiques	85
a) Modélisation des semi-conducteurs commandés.....	86
b) Modélisation des diodes	89
4. Modélisation des circuits imprimés de puissance	90
a) Méthodes numériques.....	91
b) Méthodes analytiques.....	98
5. Modélisation des composants passifs	100
6. Choix des modèles	101
C. PRESENTATION DU CONVERTISSEUR D'ETUDE.....	102
1. Simulation sans tenir en compte les éléments parasites.....	103
2. Modélisation du convertisseur.....	104
a) Modélisation des composants passifs.....	104
(1) Capacités de découplage.....	104
(2) Modélisation du RSIL.....	106
(3) Modélisation de la charge	108
(4) Modélisation du routage.....	111
b) Modélisation des composants actifs	112
(1) Modélisation du MOSFET.....	112
(2) Modélisation de la diode.....	114
3. Simulation Electrique en tenant compte des imperfections des composants.....	114
4. Validation du modèle.....	116
a) Spectre des perturbations électromagnétiques simulées avec SIMPLORER comparé aux mesures.....	117
(1) Comparaison de la simulation et des mesures de la tension drain-source	117
(2) Comparaison de la simulation et des mesures du courant dans la charge	118
(3) Comparaison de la simulation et des mesures de tension en mode commun.....	119
(4) Comparaison de la simulation et des mesures de tension en mode différentielle	121
D. INFLUENCE DU ROUTAGE	122
1. Impact de la prise en compte du routage dans les simulations.....	122
2. Méthodologie expérimentale proposée.....	124
3. Comparaison des perturbations conduites	126
a) Comparaison des mesures de tension en MC pour les différents routages.....	126
b) Comparaison des mesures de tension en mode différentiel pour les différents routages	127
c) Comparaison des mesures de la tension drain-source pour les trois routages.....	128
d) Comparaison des mesures du courant dans la charge pour les trois routages	130
4. Discussion	131
E. CONCLUSION.....	131
F. BIBLIOGRAPHIE.....	132

A. Introduction

Comme nous l'avons vu au chapitre I, la CEM doit être incluse comme contrainte à un stade précoce dans les phases de conception. Il est donc nécessaire de pouvoir estimer les perturbations électromagnétiques afin de fournir un modèle approprié du système. Ce chapitre traite de la modélisation du convertisseur d'étude. La première partie est consacrée à la présentation de l'état de l'art sur la modélisation CEM en décrivant les différents modèles développés dans la littérature. Nous détaillerons tout d'abord les méthodes de résolution dédiées à la CEM dans le domaine temporel et fréquentiel ainsi qu'un inventaire des modèles des composants en électronique de puissance. Ensuite, nous verrons quelles sont les forces et les faiblesses de chacune de ces méthodes pour en déduire celle qui convient le mieux à notre travail. La deuxième partie traite de la présentation de convertisseur d'étude avec notamment les différentes méthodes utilisées pour sa modélisation. La partie qui suit consiste en une validation expérimentale du modèle complet de notre support d'étude. Ceci nous permet également de confirmer la méthodologie employée. Finalement, nous terminerons par une étude de l'impact du routage sur la signature CEM ce qui est un des piliers de ce travail de thèse.

B. Méthodes de modélisation CEM

1. Intérêt de la modélisation

La procédure de conception classique des systèmes électroniques est généralement basée sur des itérations. Ces itérations consistent à réaliser plusieurs prototypes du système, puis à mesurer ses émissions, et enfin à choisir un prototype le moins émetteur de PEM et à lui adjoindre un filtre permettant de réduire son niveau d'émission par rapport au gabarit de la norme considérée. Ce processus est extrêmement coûteux en temps et en argent. Toutefois, ce processus peut être simplifié à l'aide d'un outil de modélisation des perturbations électromagnétiques en phase de conception. En effet, comme évoqué au chapitre I, les éléments parasites dans les dispositifs ont un impact significatif sur la performance dynamique de ceux-ci. Par conséquent, afin de prévoir la signature CEM, tous ces éléments parasites doivent être inclus dans le modèle du système. Pour cela, les industriels effectuent des simulations électromagnétiques qui requièrent des modèles de composants spécifiques dès les premières étapes de la conception du système. Ces modèles prennent en compte le comportement réel des composants et servent à obtenir une bonne précision des niveaux d'émission d'un système électronique. Ainsi, la modélisation CEM s'avère très importante

comme étape, car avant de construire le prototype il est possible de vérifier si le système est conforme à la norme et s'il répond aux spécifications CEM. Dans les paragraphes suivants, nous allons dresser une étude bibliographique sur les différentes méthodes de modélisations existantes en exposant leurs avantages et leurs inconvénients ainsi que les modèles électriques fins orientés CEM pour les composants et les connectiques. Ceci nous permettra de choisir les orientations les plus appropriées pour atteindre nos objectifs.

2. Méthodes de résolution temporelle ou fréquentielle

Il existe plusieurs façons de modéliser un système électronique. La première façon consiste à utiliser des logiciels de type circuit tels que PSPICE, SABER, SIMPLORER etc. Cette méthode permet de représenter les comportements des composants du système sous la forme d'un circuit électrique équivalent [1]. Elle se base sur la résolution d'équations différentielles qui représentent les grandeurs physiques des composants de système. La résolution temporelle permet également de prendre en compte les phénomènes non-linéaires des composants, comme la saturation des circuits magnétiques ou les capacités intrinsèques des composants semi-conducteurs, afin de bien analyser les régimes transitoires générés par les commutations [2]. Ses principaux avantages sont la capacité de modifier facilement les composants utilisés ou la topologie du circuit et la possibilité de rendre compte des aspects fonctionnels des systèmes modélisés. Cependant, la problématique réside dans la convergence de la simulation temporelle de l'ensemble de système. En effet, une bonne précision d'une étude en haute fréquence (jusqu'à quelques dizaines de MHz) demande un pas de temps de simulation suffisamment petit de l'ordre de quelques picosecondes à quelques nanosecondes suivant les systèmes simulés (pour respecter le théorème de Shannon). En revanche cela peut influencer la convergence de la simulation (pas forcément en l'améliorant !) et cela conduit surtout à des temps de calcul prohibitifs. De plus, cette méthode exige une bonne connaissance de tous les éléments parasites du système pour obtenir des modèles précis. La description du comportement de ces modèles est régie par des relations différentielles complexes qui se basent sur les calculs de dérivées des grandeurs électriques dans ces composants. Pendant la phase de commutation, les variations rapides des grandeurs électriques agissent sur les calculs de dérivées de celles-ci qui peuvent bloquer la simulation ou bien augmenter le temps de calcul. Dans cette approche de modélisation les spectres sont estimés par analyse fréquentielle des signaux temporels issus de la simulation. Ce type d'estimation est dit indirect [3]. L'analyse fréquentielle est déterminée par des algorithmes de Transformations de Fourier Rapide (FFT) à condition que le régime permanent soit établi et

que le nombre de points des signaux temporels soit adapté (respect du théorème de Shannon, nombre entier de périodes, nombre de point proche d'une puissance de 2). Malgré ces inconvénients en termes de calcul, la modélisation utilisant un logiciel de type circuit reste avantageuse car nous pouvons utiliser un seul modèle pour étudier plusieurs phénomènes simultanément comme l'analyse de l'impact de l'un de composants du système sur la signature CEM et l'analyse des pertes par commutation des composants semi-conducteurs. Cela engendre donc une réduction significative des coûts de développements. Nous pouvons conclure que la finesse des résultats dans cette première approche dépend de la précision des modèles implémentés dans le simulateur et également du pas de temps utilisé lors des simulations.

La deuxième façon pour modéliser les systèmes consiste à utiliser des techniques de modélisation dans le domaine fréquentiel [3-6] (approche matricielle, approche par fonctions de transfert, approche quadripolaire, approche « boîte noire »). Ce type de résolution est dit direct. Il existe des modèles qui se basent sur la linéarisation du fonctionnement du système. Cette linéarisation entraîne un remplacement des courants et des tensions, sources de perturbations, par des générateurs équivalents. La figure II-1 montre un exemple de substitution de la cellule de commutation par des générateurs équivalents. Ces sources équivalentes modélisent les phénomènes qui engendrent les courants parasites. Celles-ci sont représentées sous forme de deux sources. Une source de courant qui représente le MD car le courant en MD est causé par le courant absorbé par le réseau et une source de tension qui modélise le MC car les perturbations en MC sont engendrées par des variations brutales de tension dans la cellule.




Figure II-1. Modélisation d'une cellule de commutation par générateurs équivalents [7]

La définition des générateurs équivalents est primordiale car leurs spectres vont directement impacter les spectres de MC et MD. Un exemple de forme d'onde qui intègre une représentation des commutations dans le modèle est la forme trapézoïdale (Figure II-2). La forme trapézoïdale représente les commutations à travers les temps de montée et de descente. Le contenu spectral des sources équivalentes est obtenu en appliquant la transformée de Fourier. Les expressions en fréquence pour les sources équivalentes de courant et de tension sont identifiées par ces deux équations (II-1) et (II-2) [8].

$$I_e(f) = 2 \cdot f_d \cdot A_{IS} \cdot \left(\frac{1 - e^{-j2\pi f \cdot t_{mi}}}{t_{mi} \cdot (j2\pi f)^2} - \frac{1 - e^{-j2\pi f \cdot t_{di}}}{t_{di} \cdot (j2\pi f)^2} \times e^{-j2\pi f \cdot \left(\frac{\alpha}{f_d} + \frac{t_{mi}}{2} + \frac{t_{di}}{2} \right)} \right) \quad (II-1)$$

$$V_s(f) = 2 \cdot f_d \cdot A_{VS} e^{-j2\pi f \cdot \left(\frac{\alpha}{f_d} \right)} \cdot \left(\frac{1 - e^{-j2\pi f \cdot t_{mv}}}{t_{mv} \cdot (j2\pi f)^2} - \frac{1 - e^{-j2\pi f \cdot t_{dv}}}{t_{dv} \cdot (j2\pi f)^2} \times e^{-j2\pi f \cdot \left(\frac{1-\alpha}{f_d} + \frac{t_{mv}}{2} + \frac{t_{dv}}{2} \right)} \right) \quad (II-2)$$

Avec :

- α : rapport cyclique
- t_{dv} : temps de descente de V_s
- t_{mv} : temps de montée de V_s
- t_{di} : temps de descente de I_s
- t_{mi} : temps de montée de I_s
- A_{VS} : amplitude de V_s
- A_{IS} : amplitude de I_s
- f_d : fréquence de découpage




Figure II-2. Signal de forme trapézoïdale avec son contenu spectral [3]

Pour rendre les formes d'onde des générateurs réalistes vis-à-vis des formes d'onde dans une cellule de commutation, les fronts des trapèzes sont adoucis et des oscillations lors

du blocage et des surtensions sont intégrées. La figure II-3 montre l'effet de la convolution du trapèze avec un créneau pour produire des formes d'ondes beaucoup plus lisses, ce qui se traduit par une atténuation plus rapide dans le domaine fréquentiel.




Figure II-3. Effet du lissage sur la signature spectrale [7]

La précision de cette méthode réside dans l'introduction au sein des sources des phénomènes à représenter. Cette représentation permet d'obtenir une première prédiction des perturbations. En revanche, ce type de modélisation s'est avéré limité aux basses fréquences et ne pouvant ainsi représenter le côté fonctionnel du circuit à l'étude. De nombreux auteurs ont essayé d'améliorer la précision de cette méthode en ajoutant des impédances qui représentent les imperfections intra convertisseur (chemins de propagation, connectiques ...) et donc de modéliser l'ensemble du convertisseur. Une première approche consiste à modéliser la structure par des fonctions de transfert en se basant sur des solutions analytiques [8]. Une seconde méthode consiste à prédire les perturbations CEM du système par une méthode matricielle [3] qui permet de représenter chaque constituant d'un système complexe par une matrice d'impédance (par exemple). Cette approche est bien adaptée à la modélisation de systèmes complexes tels qu'un convertisseur avec un câble et un actionneur.

Ainsi, la modélisation CEM fréquentielle présente plusieurs avantages. Elle permet de récupérer directement le spectre des signaux parasites dans le domaine fréquentiel et cela offre la possibilité de comparer rapidement les niveaux obtenus avec les normes. Le temps de calcul et l'absence de problème de convergence sont aussi des atouts de ce type d'approche de modélisation. Cependant, une méthode fréquentielle demande une bonne étude théorique préliminaire. En outre, son principal inconvénient est la complexité de la mise en équation des sources de perturbations, surtout pour la résolution des systèmes d'équations non-linéaires tels que le comportement non-linéaire des semi-conducteurs. Ce comportement ne peut pas être modélisé. Cependant, avec l'augmentation du nombre de convertisseurs au sein d'un système,

il semble compliqué de déterminer la signature CEM globale du système avec une connaissance parfaite des interactions et des caractéristiques internes du convertisseur. Pour cela, de nouveaux types de modèles plus compacts ont été élaborés. Ces modèles ont été développés pour modéliser le système d'une façon globale. On parle dans ce cas, des modèles de type boîte noire [3], [4], [8]. Ce type de modèle se base sur le principe des quadripôles comme le montre dans la figure II-4. Les différents paramètres du convertisseur à l'intérieur de la boîte noire sont modélisés sous la forme d'impédances et de sources de tensions et de courant. L'identification des paramètres du modèle peut être obtenue à partir de mesures effectuées sur le système en fonctionnement. Cette représentation est faite avec des mesures dans le domaine temporel ou fréquentiel. L'avantage de cette méthode est qu'elle n'impose pas de connaître ce qui se trouve à l'intérieur de système pour pouvoir le modéliser. Cette méthode donne de bons résultats pour un point de fonctionnement bien déterminé, mais si un seul paramètre du convertisseur est changé, le modèle sera modifié et toutes les étapes de mesure et l'identification des paramètres seront à refaire. Enfin, ce type d'approche de modélisation n'est possible qu'à partir d'un système physique existant ou d'un modèle extensif, elle n'est donc pas à considérer comme prédictive.




Figure II-4. Modèle de type boîte noire à 5 paramètres [8]

3. Modélisation des sources des perturbations électromagnétiques

L'étude en simulation des PEM émises par un système nécessite la modélisation fine des différents éléments inhérents au système y compris les sources de PEM ainsi que les chemins de propagation. Les composants semi-conducteurs de puissance constituent la source principale de PEM dans les convertisseurs statiques. Il existe plusieurs modèles qui sont développés dans la littérature et qui décrivent le comportement des composants semi-conducteurs. Ces modèles sont utilisés dans les approches de modélisation temporelle. Ceci fait l'objet des paragraphes suivants.

a) Modélisation des semi-conducteurs commandés

Le modèle CEM des semi-conducteurs en électronique de puissance vise à transcrire un comportement réaliste lors de la commutation. Il doit prendre en compte les différents phénomènes tels que les non-linéarités des capacités et des résistances intrinsèques dans les composants ou la phase de recouvrement des composants semi-conducteurs. Nous allons présenter dans cette partie les principaux modèles utilisés pour simuler le comportement des semi-conducteurs. En effet, en électronique de puissance les semi-conducteurs sont utilisés en commutation. Ils génèrent des forts gradients de courants et de tensions. Leurs comportements fortement non-linéaires impliquent une difficulté au niveau de la modélisation. Deux types de modèles sont utilisés, ils peuvent être physiques ou comportementaux. Les modèles physiques se basent sur la physique du composant. Ils décrivent les comportements et les phénomènes physiques internes à l'aide d'un système d'équations qui représente le transport des porteurs au sein des semi-conducteurs. Parmi les modèles les plus connus, on peut citer le modèle de Hefner [9]. Pour obtenir de bons résultats avec ce modèle, il est nécessaire de disposer d'un grand nombre de paramètres propres à un semi-conducteur. Les modèles ainsi construits sont insérés dans les simulateurs circuit sans modification (PSICE, SABER, etc.). En revanche, certains paramètres de ce modèle ne sont pas accessibles à l'utilisateur, par exemple les paramètres qui sont liés au processus de fabrication et ne sont pas toujours disponibles auprès des fournisseurs. Ces éléments ont des effets sur l'étude CEM des semi-conducteurs. D'après des études de sensibilité, il est nécessaire de disposer de techniques de mesures délicates afin d'extraire ces paramètres comme présenté dans [10]. Pour surmonter le problème de la connaissance de l'ensemble des phénomènes physiques à l'intérieur des composants semi-conducteurs, une deuxième solution consiste à utiliser une approche de modélisation comportementale [11], [12].

Un exemple de modèle comportemental d'un MOSFET est illustré dans la figure II-5(a). Ce modèle est représenté par un circuit équivalent qui est constitué par une source de courant et trois capacités non linéaires. Cette représentation permet à la fois de modéliser le comportement statique du composant par la source de courant et de modéliser le comportement dynamique du modèle par les capacités. Ce type de modèle permet d'obtenir des résultats relativement précis jusqu'à quelques dizaines de MHz, mais demande également d'extraire un certain nombre de paramètres. Les modèles comportementaux peuvent être simulés soit dans le domaine temporel, soit en fréquentiel. En effet, la modélisation par des sources équivalentes fait partie de la modélisation comportementale. Les semi-conducteurs

sont remplacés par des générateurs de Norton ou Thévenin équivalents. Leurs résolutions sont effectuées dans les deux domaines [13]. L'intérêt majeur d'un modèle comportemental en général est qu'il est beaucoup plus simple par rapport aux modèles physiques, car il n'est pas nécessaire d'avoir un grand nombre d'éléments à renseigner. Ils produisent des temps de simulation moins importants que les modèles physiques et posent moins de problèmes de convergence. Cependant, les résultats obtenus sont moins précis qu'avec les modèles physiques. Par exemple, un modèle comportemental simple de MOSFET (Figure II-5(b)) est caractérisé par un interrupteur parfait avec une inductance, une résistance et une capacité en parallèle. Ce modèle a été proposé par B. Revol [5], la résistance modélise le transistor à l'état passant, la capacité représente la capacité drain-source et l'inductance modélise la connectique entre le drain et la source du composant. La figure II-6 illustre une comparaison entre le comportement d'un modèle simplifié et le modèle SPICE pour le même transistor IRFP450. Cette comparaison a été proposée dans [5]. D'après l'auteur, en ajustant les paramètres, nous obtenons de bons résultats avec coïncidence entre les réponses fréquentielles de deux modèles.




Figure II-5. Deux modèles comportementaux du MOSFET [5]




Figure II-6. Comparaison du modèle simplifié et du modèle SPICE d'un transistor MOS IRFP450 [5]

Une autre possibilité est de modéliser macroscopiquement les semi-conducteurs, c'est-à-dire que nous pouvons modéliser globalement une association des semi-conducteurs avec leurs interconnexions. La figure II-7 montre une cellule de commutation constituée d'une diode et un transistor. Le modèle macroscopique de cette cellule est alors caractérisé par des générateurs équivalents qui sont composés de sources de courant indépendantes associées à des impédances séries ou parallèles. Cette méthode est une solution intéressante car elle permet d'étudier différentes topologies de convertisseur tout en conservant le modèle de la cellule de commutation. Comme indiqué sur la figure II-7, il y a deux possibilités de générateurs équivalents utilisables pour modéliser la même cellule de commutation [13].




Figure II-7. Exemples de topologies de générateurs équivalents pour une cellule de commutation [13]

b) Modélisation des diodes

La diode est un composant de puissance non piloté qui est souvent utilisé dans les systèmes d'électronique de puissance pour différentes fonctions. Elle peut être utilisée en tant que diode de roue-libre ou diode de redressement pour écrêter des tensions. La caractéristique statique d'une diode est régie par l'équation (II-3) :

$$I_d = I_s * \left(e^{\frac{v_d}{N * v_t}} - 1 \right) \quad (\text{II-3})$$

Avec :

- I_s : Le courant de saturation
- N : Le coefficient d'émission
- v_t : La tension « thermique »
- v_d : La tension aux bornes de la diode

Les méthodes de modélisation des diodes sont similaires à celles utilisées pour les transistors. Il existe différents modèles présentés dans la littérature à partir des caractéristiques des diodes. Le premier modèle est un modèle idéal qui assimile la diode à une résistance quasi nulle à l'état passant et une résistance de forte valeur à l'état bloqué. La solution naturelle consiste à se rapprocher de la réalité [14]. C'est pourquoi, deux types de modèles ont été proposés. Les macros modèles sont des modèles qui représentent le comportement de fonctionnement de la diode. Ces modèles sont accessibles à tous les utilisateurs et sont généralement adaptés pour faire des simulations fonctionnelles et des analyses de perturbations électromagnétiques en utilisant des logiciels circuits. Pour améliorer la précision, il existe des modèles plus complexes. On parle de micro modèles qui sont basés sur la physique du composant [15], [16]. Ces modèles requièrent la considération de phénomènes essentiels comme le recouvrement, ce qui correspond à des pertes au niveau de la diode. Pour cela, l'intégration du temps de recouvrement inverse dans le modèle a fait l'objet de plusieurs travaux. Une autre solution consiste à utiliser la technologie de la diode pour améliorer indirectement la précision du modèle. En effet, la diode Schottky possède un recouvrement faible, voire nul grâce à l'absence de jonction P-N. C'est pourquoi, nous trouvons des modèles simplifiés de la diode Schottky sans la représentation du recouvrement avec une précision toujours acceptable. Ce modèle permet de prendre en compte la caractéristique statique et le comportement dynamique de la diode à travers la capacité de transition (C_d) de

cette diode, ce qui répond aux objectifs de la simulation orientée CEM des convertisseurs statiques [17] (Figure II-8).




Figure II-8. Modèle simplifié de la jonction de la diode Schottky

Après avoir présenté des méthodes de modélisation des sources de PEM, nous allons maintenant aborder les méthodes de modélisation des chemins de propagation. Notons que les approches de modélisation des interconnexions sont utilisables et utiles pour des simulations dans le domaine temporel ou fréquentiel.

4. Modélisation des circuits imprimés de puissance

Une bonne évaluation CEM d'un système dépend non seulement de la modélisation des sources des perturbations, mais également du degré de précision de la connaissance des éléments parasites associés aux chemins de propagation. Parmi les chemins de propagation dans un convertisseur de puissance, on trouve les circuits imprimés. Les PCBs sont très importants car ils contiennent des éléments parasites qui résonnent entre eux quand ils sont excités par des sources et génèrent ainsi des oscillations à des fréquences élevées. Ceci va contribuer à affecter l'impédance dans tout le circuit. Par conséquent, les circuits imprimés peuvent fortement impacter les niveaux de PEM. Il est donc très important de les intégrer dans la phase de modélisation. Les paramètres des interconnexions (R , L , C , G) doivent être entièrement déterminés afin d'établir un circuit électrique équivalent du circuit imprimé. Pour identifier ces schémas électriques, plusieurs méthodes de modélisations CEM des circuits imprimés sont envisageables : soit à partir de mesures, soit en utilisant des méthodes numériques ou des calculs analytiques. La mesure permet de déterminer précisément les modèles, à condition de soigner le dispositif expérimental mais cette technique ne se prête pas à une approche prédictive. Nous allons présenter dans les prochains paragraphes les deux méthodes prédictives. Il ne s'agit pas de détailler ces méthodes connues mais plutôt de donner

une synthèse globale permettant de justifier le choix de notre méthode de modélisation pour les circuits imprimés dans le contexte de nos travaux.

a) Méthodes numériques

À l'heure actuelle, on dispose d'un large panel de méthodes numériques pour calculer les éléments parasites des PCBs. Parmi les méthodes les plus utilisées, on peut citer la méthode PEEC (Partial Element Equivalent Circuit) [18], [19]. Cette méthode a été introduite dans les années 1970. Elle est basée sur les résolutions des équations intégrales sous des conditions quasi-statiques. Avec les méthodes intégrales, il n'est pas nécessaire de mailler tout l'espace autour du circuit imprimé. Seuls les conducteurs sont pris en compte. Cette méthode consiste à discrétiser les conducteurs suivant un maillage bien défini (maillage linéaire ou bien bidirectionnel) afin de les représenter sous la forme des éléments équivalents (Figure II-10). Ces paramètres peuvent être assimilés sous la forme de matrice d'impédances ou bien sous la forme d'un circuit électrique équivalent exportable dans plusieurs logiciels de simulation circuits. Le logiciel InCa3D [20], [21] est un logiciel de modélisation qui a été développé par G2Elab et est co-développé et mis sur le marché par la société CEDRAT, qui permet notamment d'utiliser cette méthode. Les anciennes versions de cet outil ne prennent pas en compte l'aspect capacitif, seuls les phénomènes inductifs sont analysés. Les capacités parasites sont alors calculées manuellement par des méthodes analytiques [22]. Par ailleurs, les nouvelles versions du logiciel offrent la modélisation du comportement capacitif en utilisant les équations électrostatiques. Cette méthode a donné lieu à plusieurs travaux, notamment ceux de T. De Oliveira [23] et ceux de A. Zhou [24]. Ces deux travaux proposent des modèles fins des pistes des circuits imprimés grâce à cette méthode.




Figure II-9. Maillage uni et bidirectionnel défini à partir de la méthode PEEC et circuits équivalents associés

[25]

Une modélisation par éléments finis (FEM) peut également estimer les éléments parasites [26]. Il existe plusieurs logiciels qui sont basés sur cette méthode, tels que le logiciel Maxwell Q3D [27], Flux [28]. Par exemple, la figure II-10 a été réalisée à l'aide du logiciel Maxwell Q3D pour extraire des composants parasites. Un des avantages de cette méthode est la capacité de représenter des géométries complexes. Cependant, cette méthode requiert la connaissance fine de composants, voire du système. De plus, elle est plus gourmande que la méthode PEEC en temps de calcul notamment pour des systèmes complexes [13].




Figure II-10. Modélisation 3D du PCB d'un convertisseur PFC [26]

Un autre outil numérique bien connu pour la modélisation des circuits imprimés est le logiciel Ansys Q3D Extractor, qui est un logiciel de simulation électromagnétique 3D dédié à la modélisation des dispositifs en haute fréquence. Le logiciel Ansys Q3D Extractor utilise la méthode des moments (MoM) avec une formulation intégrale et la méthode des éléments finis afin de calculer les paramètres d'une structure. La méthode des moments [2, 29, 30] est une méthode fréquentielle dans laquelle les équations de Maxwell sont utilisées sous une forme intégrale de surface du champ électrique et magnétique. Cette méthode est aussi intéressante car elle ne discrétise que les circuits et non l'espace environnant. Les impédances entre chaque port sont représentées sous la forme de matrice d'impédances exportables dans plusieurs logiciels de simulation circuit. Ansys Q3D Extractor utilise un maillage adaptatif de surface pour calculer le comportement haute fréquence des structures conductrices. Les résultats de Ansys Q3D Extractor sont représentés en trois sous-parties : capacité et conductance, résistance et inductance DC et résistance et inductance AC (effets de proximité et de peau pris en compte). La MoM est utilisée dans presque tous les calculs utilisant une densité de charge surfacique approximative. La méthode FEM sert uniquement à calculer la résistance DC via la densité volumique de courant. En effet, afin de modéliser un circuit imprimé sur Ansys Q3D Extractor, chaque conducteur est affecté à un réseau. Ces réseaux

seront ensuite utilisés dans le calcul de tous les composants parasites. Pour déterminer les conductances et les capacités, Ansys Q3D Extractor excite un port avec un volt, c'est-à-dire que les autres ports sont à zéro volt. La distribution de charges au sein de chaque réseau ainsi que les charges liées sur les surfaces diélectriques sont calculées. Les paramètres déterminés résultant sont regroupés dans une matrice contenant les relations de charge entre chaque réseau défini. Avec une relation de charge connue (II-4) [25], la capacité et la conductance peuvent être calculées, la partie réelle étant la conductance et la partie imaginaire la capacité.

$$\begin{bmatrix} Q_1 \\ Q_2 \\ \vdots \\ Q_n \end{bmatrix} = \begin{bmatrix} G_{11} & \cdots & G_{1n} \\ \vdots & \ddots & \vdots \\ G_{1n} & \cdots & G_{nn} \end{bmatrix} \begin{bmatrix} V_1 \\ V_2 \\ \vdots \\ V_n \end{bmatrix} + j\omega \begin{bmatrix} C_{11} & \cdots & C_{1n} \\ \vdots & \ddots & \vdots \\ C_{1n} & \cdots & C_{nn} \end{bmatrix} \begin{bmatrix} V_1 \\ V_2 \\ \vdots \\ V_n \end{bmatrix} \quad (\text{II-4})$$

Où $Q = (Q_1, Q_2 \dots Q_n)$ est le vecteur des charges sur chaque conducteur, $V = (V_1, V_2 \dots V_n)$ est le vecteur des potentiels électriques de chaque conducteur, K_G est la matrice de conductances et K_c est la matrice de capacités.

Pour illustrer plus précisément le calcul de la matrice K_c , un exemple avec seulement deux conducteurs ($n=2$) est proposé. Le schéma correspondant à deux conducteurs avec les capacités associées est donné par la figure II-11.




Figure II-11. Schéma électrique correspondant à un système composé de deux conducteurs

Les équations (II-5) et (II-6) qui relient la charge totale de deux condensateurs à la différence de potentiel par rapport à la masse, sont :

$$Q_1 = C_{11}^M V_1 + C_{12}^M (V_1 - V_2) \quad (\text{II-5})$$

$$Q_2 = C_{21}^M (V_2 - V_1) + C_{22}^M V_2 \quad (\text{II-6})$$

Ainsi, en utilisant ces deux équations, nous pouvons écrire la matrice K_c sous la forme suivante :

$$\begin{pmatrix} Q_1 \\ Q_2 \end{pmatrix} = \begin{pmatrix} C_{11}^M + C_{12}^M & -C_{12}^M \\ -C_{21}^M & C_{22}^M + C_{12}^M \end{pmatrix} \begin{pmatrix} V_1 \\ V_2 \end{pmatrix} \quad (\text{II-7})$$

→

$$K_c = \begin{pmatrix} C_{11}^M + C_{12}^M & -C_{12}^M \\ -C_{21}^M & C_{22}^M + C_{12}^M \end{pmatrix} \quad (\text{II-8})$$

En comparant cette matrice avec l'équation (II-4), nous trouvons que :

$$C_{11} = C_{11}^M + C_{12}^M \quad (\text{II-9})$$

$$C_{12} = -C_{12}^M \quad (\text{II-10})$$

Les termes hors-diagonale de la matrice K_c sont toujours négatifs, ce qui explique le signe de la charge sur chacun des conducteurs.

La procédure d'obtention des matrices d'inductance et de résistance est similaire à la configuration électrostatique, mais un courant est utilisé à la place d'une tension d'excitation. Chaque conducteur doit être excité par des ports d'excitation (source et sink) pour définir un chemin de courant bien déterminé (Figure II-12). Un ampère (1A) est appliqué dans une source à la fois, les autres sources ne sont pas connectées. Les paramètres sont ensuite extraits en calculant la densité de courant dans chaque conducteur. La relation matricielle qui relie les résistances et les inductances est présentée par l'équation (II-11) :

$$\begin{bmatrix} V_1 \\ V_2 \\ \vdots \\ V_n \end{bmatrix} = \begin{bmatrix} R_{11} & \cdots & R_{1n} \\ \vdots & \ddots & \vdots \\ R_{1n} & \cdots & R_{nn} \end{bmatrix} \begin{bmatrix} I_1 \\ I_2 \\ \vdots \\ I_n \end{bmatrix} + j\omega \begin{bmatrix} L_{11} & \cdots & L_{1n} \\ \vdots & \ddots & \vdots \\ L_{1n} & \cdots & L_{nn} \end{bmatrix} \begin{bmatrix} \dot{I}_1 \\ \dot{I}_2 \\ \vdots \\ \dot{I}_n \end{bmatrix} \quad (\text{II-11})$$

Où $[V]$ représente la tension aux bornes des conducteurs, K_R la matrice des résistances et K_L la matrice des inductances.




Figure II-12. Identification des réseaux par les ports d'excitations (source et Sink)

Généralement, l'inductance peut être définie comme une inductance partielle ou une inductance de boucle. Chacune de ces inductances a des composants propres et mutuels (Figure II-13).




Figure II-13. Les types d'inductance

Ansys Q3D Extractor calcule l'inductance partielle. La modélisation des inductances partielles est basée sur la distinction de différents chemins de courant définis par la position des ports d'excitations. Ces ports sont modélisés comme des surfaces équipotentielles. Une tension est induite à travers un conducteur lorsque le nombre de lignes de champ à proximité de celui-ci change (Figure II-14).




Figure II-14. Lignes de champs

$$V_1 = L_{11} \frac{dI_1}{dt} + L_{12} \frac{dI_2}{dt} \quad (\text{II-12})$$

Si le nombre de conducteurs est grand, l'équation (II-12) peut s'écrire sous la forme suivante :

$$V_j = \sum_k L_{jk} \frac{dI_k}{dt} \quad (\text{II-13})$$

En se basant sur l'équation (II-13), les éléments de la matrice d'inductance sont calculés à partir de la relation entre le flux magnétique dans chaque boucle et le courant I (équation (II-14)).

$$\begin{bmatrix} \varphi_1 \\ \varphi_1 \end{bmatrix} = \begin{bmatrix} L_{11} & L_{12} \\ L_{21} & L_{22} \end{bmatrix} \begin{bmatrix} I_1 \\ I_2 \end{bmatrix} \quad (\text{II-14})$$

Les éléments diagonaux de la matrice K_L représentent les inductances propres, tandis que les inductances mutuelles sont présentées dans la rangée hors diagonale. Pour les inductances de boucle, elles peuvent être identifiées par des mesures expérimentales ou des calculs analytiques (Figure II-15) comme illustré par les équations suivantes :




Figure II-15. Calcul des inductances de boucle

$$V_{maille} = V_1 - V_2 \quad (\text{II-15})$$

$$V_{maille} = (R_{11}I_1 + R_{12}I_2) + j\omega(L_{11}I_1 + L_{12}I_2) - (R_{12}I_1 + R_{22}I_2) - j\omega(L_{12}I_1 + L_{22}I_2) \quad (\text{II-16})$$

$$V_{maille} = (R_{11} - 2R_{12} + R_{22})I + j\omega(L_{11} - 2L_{12} + L_{22})I \quad (\text{II-17})$$

L'intérêt principal de l'approche proposée est qu'elle rend compte de tous les éléments parasites apportés par la structure de routage sans aucune approximation. Cela est d'autant plus important lors de l'utilisation d'un tel calcul au sein d'un processus d'optimisation qui peut converger vers une mauvaise solution si un phénomène spécifique n'a pas été pris en compte. Le logiciel Ansys Q3D Extractor présente un intérêt particulier, car il peut se coupler en tant que modèle d'état ou circuit équivalent avec SIMPLORER qui sert à l'analyse électrique de circuits. C'est donc cette méthode qui sera appliquée pour modéliser les pistes de routage dans nos travaux.

Nous pouvons conclure que l'avantage de méthodes numériques réside dans leur capacité à identifier les éléments parasites de structures avec des géométries beaucoup plus complexes et avec des conducteurs plus nombreux que ce qui est possible à partir de

méthodes analytiques. Par ailleurs, ces techniques nécessitent souvent un temps de calcul important pour parvenir à résoudre numériquement les problèmes électromagnétiques.

b) Méthodes analytiques

Plusieurs formules analytiques approximatives ont été élaborées pour modéliser des circuits imprimés [31], [32]. Ces formules sont basées sur des équations avec lesquelles l'impédance caractéristique de la piste, des capacités partielles et des inductances peuvent être calculées en fonction de la position de la piste conductrice [31]. Des modèles équivalents orientés CEM conduite pour les pistes des circuits imprimés ont ainsi été proposés. Le premier est un quadripôle en π (LCL) (Figure II-16). Il prend en compte deux capacités de couplages par rapport au plan de masse et l'inductance parasite L . Le deuxième modèle est un quadripôle en T ($L/2$ C $L/2$) [33]. Les deux modèles ne prennent en considération que la résistance de la piste en basse fréquence. Pour les calculs des paramètres du modèle, des formules analytiques sont utilisées. En revanche, la modélisation est validée sur une plage de fréquences entre 150 kHz et 30 MHz mais elle ne tient pas en compte la variation de la résistance de la piste en fonction de la fréquence.




Figure II-16. Constitution d'une piste et son modèle en π et en T

Afin d'augmenter la précision de la modélisation, il existe d'autres modèles qui reposent sur la prise en compte de l'évolution de la résistance en fonction de la fréquence (effet de peau). Cette variation est représentée par un réseau R-L. En effet, l'effet de peau est un phénomène qui apparaît aux hautes fréquences, ce phénomène existe pour les conducteurs qui sont parcourus par des courants alternatifs, à partir d'une certaine limite, la distribution du courant est modifiée par les courants induits. Il en résulte une décroissance de la densité du courant et une augmentation de la résistance du conducteur. L'épaisseur de peau δ à la pulsation ω dans un matériau de conductivité s'exprime par l'équation (II-18) :

$$\delta = \sqrt{\frac{2}{\omega \mu \sigma}} \quad (\text{II-18})$$

Avec

- ω : Pulsation du courant
- μ : Perméabilité du matériau (H.m^{-1})
- σ : Conductivité du matériau ($\Omega.\text{m}^{-1}$)

A titre d'exemple, dans [31], l'identification des paramètres linéiques du modèle de la piste se fait par la méthode des fils fins. Bien qu'assez précise, cette approche comme la plupart des modèles analytiques, n'est pas portable et doit être implémentée manuellement sur PSPICE. Pour pallier cet inconvénient, certains auteurs ont retranscrits ces approches en VHDL-AMS qui est un langage adapté aux logiciels de simulation de type circuit. La figure II-17 montre le schéma électrique pour modéliser l'effet de peau par un réseau R-L. Ce réseau est un réseau en échelle constitué de résistances et d'inductances. Les expressions analytiques pour calculer l'évolution de la résistance et de l'inductance interne en fonction de la fréquence sont présentées ci-après :

Evolution de la résistance et de l'inductance interne en fonction de la fréquence : calcul de R_{bf} et R_i

R_{bf} : la résistance linéique du conducteur

R_i : Résistance interne

Le calcul des résistances repose sur les équations suivantes :

$$R_{bf} = \rho \frac{1}{w * t} \quad (\text{II-19})$$

Avec

- ρ : résistivité ($\Omega.\text{m}$)
- w : largeur du conducteur (m)
- t : épaisseur du conducteur (m)

$$R_i = 2^i R_{bf} \text{ (Voir figure II-17)} \quad (\text{II-20})$$

Calcul de L_i

Le calcul des inductances dans le réseau R-L s'appuie sur les équations suivantes :

$$f_0 = \frac{1}{2\pi} \frac{R_1}{L_1} \frac{K}{\sqrt{1+K}} \quad (\text{II-21})$$

$$L_1 = \frac{1}{2\pi} \frac{R_1}{f_0} \frac{K}{\sqrt{1+K}} \quad (\text{II-22})$$

$$L_i = \frac{L_1}{2^i} \quad (\text{II-23})$$

Avec $K = \frac{R_1}{R_{bf}} \quad (\text{II-24})$




Figure II-17. Schéma équivalent pour modéliser l'effet de peau [32]

Les modèles analytiques donnent des résultats relativement précis. Cependant, l'une des limites de ces modèles est qu'ils ne permettent de modéliser que des géométries simples, alors que la résolution numérique permet de résoudre des systèmes complexes et d'intégrer des phénomènes physiques variés.

5. Modélisation des composants passifs

Le comportement non idéal vient des imperfections ou des éléments parasites : inductance de connectique non nulle, résistance interne, capacité parasite, ... Ces composants et leurs éléments parasites ne peuvent pas toujours se calculer de façon analytique et peuvent

nécessiter des simulations numériques pour déterminer un modèle représentatif. D'ailleurs, on trouve des modèles que l'on appelle « modèles constructeurs » qui sont fournis par les fabricants, mais généralement la détermination des paramètres du modèle électrique équivalent se fait expérimentalement. Ces mesures sont des mesures d'impédances qui sont effectuées avec un analyseur d'impédance. Toutefois, la problématique réside dans l'obtention du schéma électrique équivalent à partir de la mesure. En effet, lorsque la courbe d'impédance est simple comme pour les capacités, il est aisé d'établir un modèle équivalent. Cependant, lorsque la courbe d'impédance contient plusieurs résonances, comme pour la plupart des charges (moteurs ...), la structure du modèle dépend du nombre de résonances de la courbe d'impédance et l'extraction des éléments du modèle dans ce cas n'est pas triviale. Une solution consiste à utiliser soit des protocoles d'optimisation [16], soit des techniques de type vector fitting afin de générer automatiquement un modèle équivalent [14]. En effet, cette dernière permet d'obtenir une décomposition en éléments simples d'une réponse fréquentielle. À partir de cette décomposition, on peut identifier rapidement un circuit équivalent. Cette méthode est efficace, néanmoins les circuits équivalents obtenus peuvent contenir des valeurs de résistances, capacités ou inductances négatives, ce qui peut entraîner des problèmes de convergence des logiciels de simulation. De plus le modèle obtenu perd de son sens physique (les composants constitutifs ne sont pas directement liés à un phénomène physique).

6. Choix des modèles

Nous avons exposé différents types de modélisations HF (figure II-18) utilisées pour l'estimation des PEM générées par les convertisseurs statiques incluant les modèles des semi-conducteurs, les modèles des éléments passifs de la cellule de commutation et des connectiques associées. Dans le cadre de nos travaux de thèse, notre but est de proposer une méthode prédictive de modélisation précise des perturbations engendrées par un convertisseur en mode conduit, sur une gamme de fréquence allant jusqu'à 30 MHz avec un temps de simulation acceptable. C'est pourquoi, nous avons choisi une méthode de résolution indirecte (simulation temporelle). En effet, dans notre étude nous allons nous focaliser sur l'impact CEM du routage du convertisseur. Cette méthode est appropriée car elle permet de faire évoluer le routage du convertisseur étudié et de voir l'impact sur la signature CEM en mode conduit (approche de modélisation extensive). Une approche de modélisation dans le domaine fréquentiel nécessite l'utilisation de sources équivalentes associées à des impédances qui retranscrivent les connectiques internes du convertisseur d'étude. C'est au sein de ces

impédances que la contribution du PCB est incluse. Cependant, le lien n'est pas aussi trivial que dans les simulations temporelles.

Ainsi, d'après ce qui précède, les différents modèles choisis pour la prédiction des perturbations conduites seront utilisés comme suit : l'alimentation DC sera amenée au travers des RSIL (Réseau de Stabilisation d'Impédance de Ligne) qui seront modélisés sous la forme de circuits électriques équivalents. Les composants semi-conducteurs seront modélisés via un modèle SPICE 3. Pour la modélisation des chemins de propagation, les pistes de circuit imprimé seront modélisées à l'aide de logiciel Ansys Q3D Extractor. La charge utilisée est de type R-L. Le modèle de cette dernière sera issu de mesures (elle n'évolue pas dans le processus d'optimisation). Les condensateurs de découplages seront également modélisés à partir de mesures (idem). Enfin, nous nous sommes orientés vers un simulateur de type circuit dans lequel seront implantés ces modèles CEM. Dans les paragraphes qui suivent, nous allons présenter notre convertisseur d'étude, nous détaillerons les modèles de composants que nous utilisons en présentant les méthodes et les outils permettant de les représenter. Enfin, nous nous intéresserons au routage et à l'impact de celui-ci sur la signature CEM du convertisseur.




Figure II-18. Comparaison entre les deux méthodes de modélisation

C. Présentation du convertisseur d'étude

Le convertisseur étudié est un hacheur série. La cellule de commutation est constituée de l'association d'un transistor MOS IRFP460 en Si (500 V / 20A), d'une diode Schottky

SC250KG en Sic (1200V / 5A) et de deux condensateurs d'entrée. Les paramètres de commande sont la fréquence de découpage qui est de 50 kHz et le rapport cyclique α égal à 50%. Il est à noter que le signal de commande a été modélisé par une source de tension de type créneau associée à une résistance de grille. La tension du bus continu est fixée à 100V ($V_{DC} = 100$ V) pour un courant de charge nominal de 1 A. Les RSIL, représentés sur la figure II-19 par leurs composants idéaux, sont utilisés pour simuler et mesurer les perturbations électromagnétiques conformément à la norme CISPR22 (EN 55022). Le schéma de notre convertisseur proposé est illustré à la figure II-19




Figure II-19. Circuit électrique du hacheur série étudié avec les RSIL

1. Simulation sans tenir en compte les éléments parasites

L'étape préliminaire consiste à étudier au travers d'une simulation basique le circuit du hacheur série sans tenir compte des paramètres parasites, en considérant uniquement l'aspect fonctionnel. La figure II-20 donne les résultats dans le domaine temporel de cette simulation. Nous pouvons constater que la tension aux bornes de transistor MOSFET est rectangulaire, égale à la tension continue d'entrée découpée et que le courant dans la charge est quasi triangulaire autour d'une valeur moyenne (Figure II-20). Nous observons clairement que ces formes d'onde n'illustrent pas la réalité. Une telle simulation peut induire une conception erronée d'un point de vue CEM (passage des normes, auto-perturbations ...) car elle ne prend pas en compte les différents éléments parasites, que ce soient les pistes des circuits imprimés, ainsi que le comportement réel des composants discrets. Il est donc indispensable de disposer de modèles électriques équivalents fins permettant de représenter le

véritable comportement des composants et des connectiques afin d'obtenir des résultats de simulations plus proches du comportement réel.




Figure II-20. Résultats des grandeurs électriques dans le domaine temporel

2. Modélisation du convertisseur

a) Modélisation des composants passifs

Dans la suite de ce chapitre, nous présenterons les modèles des composants passifs utilisés (condensateurs de découplage, charge et éléments du RSIL) pour la mise en œuvre de notre convertisseur. Cette étude permet de déterminer le comportement fréquentiel de ces différents composants et d'établir les modèles équivalents associés. Les modèles HF s'obtiennent en utilisant un analyseur d'impédance qui permet d'extraire l'impédance de chaque composant en fonction de la fréquence.

(1) Capacités de découplage

Les capacités de découplage représentent des réservoirs d'énergie locaux pour les circuits. Elles diminuent l'impédance équivalente du bus continu ce qui permet de réduire la boucle de circulation du courant transitoire qui est généré lors de la commutation de semi-conducteurs. Néanmoins, les capacités de découplage ne sont pas parfaites et elles présentent des comportements non idéaux qui dépendent de la fréquence, c'est pourquoi un condensateur ne peut pas uniquement être modélisé par sa capacité. Les condensateurs ont une inductance parasite série appelée ESL qui réduit leur efficacité en fonction de la fréquence. Ils ont aussi une résistance parasite série appelée ESR qui réduit le facteur de qualité de la capacité. Dans le convertisseur considéré, deux condensateurs de découplage (un condensateur C1 polyester et un condensateur C2 céramique) sont utilisés. Le condensateur est représenté par le modèle électrique classique R-L-C en série. Les mesures d'impédance pour les deux condensateurs

ont été réalisées avec un impédancemètre Agilent 4294A dans une gamme de fréquence de 1 kHz à 30 MHz. Ces mesures permettent d'identifier les paramètres du modèle. Finalement, une comparaison entre les résultats de modélisation et les impédances mesurées est effectuée, les résultats sont entièrement satisfaisants pour les deux modèles des condensateurs de découplage (Figure II-22 et Figure II-23) sur toute la plage de fréquence considérée. Le modèle équivalent du condensateur est représenté par la figure II-21.



Figure II-21. Modèle électrique équivalent




Figure II-22. Impédance mesurée et modélisée en fonction de la fréquence pour le condensateur C1




Figure II-23. Impédance mesurée et modélisée en fonction de la fréquence pour le condensateur C2

Le tableau II-1 donne les valeurs équivalentes identifiées pour les deux condensateurs de découplage.

Tableau II-1. Valeurs des composants des circuits équivalents des condensateurs

	R (mΩ)	L (nH)	C (μF)
C1	11,2	50	9,9
C2	47,5	20,7	993

(2) Modélisation du RSIL

Afin d'effectuer les mesures normalisées des perturbations conduites, un dispositif de mesure est inséré entre l'alimentation et l'entrée DC du convertisseur : RSIL. Ce dispositif s'apparente à un filtre à double cellule qui permet de mesurer les perturbations des deux modes commun et différentiel. Son rôle est multiple, il sert à isoler l'équipement sous test du réseau sur lequel peuvent exister des perturbations conduites, et à imposer aussi une impédance connue au niveau du réseau d'alimentation en mode différentiel et en mode commun vu par le convertisseur sur la plage de fréquence normative de 150 kHz – 30 MHz. Cette impédance est définie par la norme. Toutes les perturbations conduites générées par le circuit sous test sont dirigées vers le récepteur de mesure. Il existe plusieurs structures de RSIL qui sont constituées d'une ou plusieurs cellules de filtrage, mais chacune est fixée suivant les spécifications des normes relatives au domaine d'application. Le RSIL utilisé pour les mesures dans notre laboratoire est un « 50A : Prana Tegam- 50Ω- 50μH », présenté à la figure II- 24. Le modèle des deux RSIL utilisés est illustré sur la figure II- 25. Pour valider ce modèle, des mesures ont été effectuées avec un impédancemètre. La première mesure consiste à placer l'impédancemètre entre la borne de la sortie du RSIL vers l'appareil sous test et la terre. La deuxième mesure consiste à placer l'impédancemètre entre la borne d'entrée côté réseau et la terre. Pour en savoir plus concernant les mesures, on invite le lecteur à se référer aux travaux suivants [3], [17].




Figure II-24. Réseau stabilisateur d'impédance de ligne




Figure II-25. Schéma électrique équivalent des deux RSIL insérés entre l'alimentation et le convertisseur

Le tableau II-2 donne les valeurs équivalentes identifiées pour le RSIL.

Tableau II-2. Valeurs du circuit équivalent du RSIL

VALEURS DU CIRCUIT EQUIVALENT DU RSIL				
L1	C22	R1	C11	R2
$R_L = 1,3 \text{ k}\Omega$	$C = 209 \text{ nF}$	$R_{R1} = 3 \Omega$	$C_{11} = 1,7 \text{ nF}$	$R_{R2} = 1 \text{ k}\Omega$
$R_p = 20 \text{ m}\Omega$	$L_{22} = 4 \text{ nH}$	$L_{R1} = 0.54 \mu\text{H}$	$R_{12} = 331 \Omega$	$C_{R2} = 1 \text{ pF}$
$L = 44,6 \mu\text{H}$	$R_{22} = 3 \text{ m}\Omega$		$L_{11} = 32 \text{ nH}$	
$C_p = 11,9 \text{ pF}$			$R_{11} = 0,3 \Omega$	
			$C = 10 \mu\text{H}$	
			$L_{p11} = 22 \text{ nH}$	
			$R_{p11} = 40 \text{ m}\Omega$	

(3) Modélisation de la charge

La charge est l'un des éléments passifs qui permet une propagation aisée des perturbations de mode commun et de mode différentiel, elle a évidemment un impact sur le courant de mode différentiel [16]. La charge de notre banc expérimental est une charge RL (Figure II-26), constituée d'une résistance de 40Ω et une inductance de $2,5 \text{ mH}$. Elle peut être modélisée par trois impédances connectées en Π (Z_{MD} , Z_{MCi} et Z_{MCo}) (Figure II-27), ces impédances ne peuvent pas être mesurées indépendamment, il y'a toujours une impédance en parallèle avec les autres. Ces éléments sont généralement obtenus à partir de mesures. Ils sont composés d'un réseau d'éléments passifs (résistances, capacités et inductances). Par conséquent, afin de construire le modèle, trois mesures ont donc été effectuées, comme présenté à la Figure II-27.




Figure II-26. La charge R-L

- La mesure (Z1) permet d'identifier les deux impédances de MC en parallèle (Z_{MCi} et Z_{MCo}). Il est nécessaire de court-circuiter la résistance et l'inductance de chaque côté de la charge pour empêcher la mesure de l'impédance de MD (Figure II-27).
- La mesure (Z2) permet d'identifier l'impédance du MD (Z_{MD}) et l'impédance de MC au niveau de la résistance (Z_{MCi}). Pour effectuer cette mesure, il est nécessaire de court-circuiter l'impédance de MC au niveau de l'inductance (Figure II-27).
- La mesure (Z3) permet d'identifier l'impédance de MD (Z_{MD}) et l'impédance de MC au niveau de l'inductance (Z_{MCo}). Pour réaliser cette mesure, il est nécessaire de court-circuiter l'impédance de MC au niveau de résistance (Figure II-27).




Figure II-27. Configuration de mesure de la charge

Après avoir obtenu les trois mesures $Z1$, $Z2$ et $Z3$ (Figure II-28), on peut déterminer les impédances Z_{MD} , Z_{MCi} et Z_{MCo} à partir du système d'équations donné par (II-25) [3].

$$\begin{cases} Z1 = ZM_{Ci} // ZM_{Co} \\ Z2 = ZM_{Ci} // ZM_D \\ Z3 = ZM_{Co} // ZM_D \end{cases} \Leftrightarrow \begin{cases} ZM_{Co} = \frac{2(Z1 * Z2 * Z3)}{Z1 * Z2 + Z1 * Z3 - Z2 * Z3} \\ ZM_{Ci} = \frac{2(Z1 * Z2 * Z3)}{Z1 * Z2 - Z1 * Z3 + Z2 * Z3} \\ ZM_D = \frac{2(Z1 * Z2 * Z3)}{-Z1 * Z2 + Z1 * Z3 + Z2 * Z3} \end{cases} \quad (II-25)$$




Figure II-28. Impédances mesurées pour les trois configurations

A partir des caractéristiques des courbes d'impédances obtenues, nous avons extraire les valeurs du circuit équivalent. Ce modèle a été comparé et validé avec des mesures expérimentales (Figure II-29) pour une gamme de fréquence de 1KHz à 30MHz.




Figure II-29. Impédance mesurée et simulée pour la charge entre les bornes de la charge

Le modèle de la charge est constitué de trois impédances équivalentes avec plusieurs cellules RLC. L'impédance mesurée entre les deux bornes de la charge et le plan de masse est représentée par deux capacités (Cp1 et Cp2). Le modèle de la charge utilisée est illustré sur la figure II-30.




Figure II-30. Schéma équivalent de la charge

(4) Modélisation du routage

Cette partie présente la modélisation des pistes circuits imprimés de notre circuit, ce qui consiste à déterminer les différents éléments parasites. Pour déterminer finement les éléments parasites du routage du convertisseur, nous avons choisi le logiciel Ansys Q3D Extractor qui permet facilement l'extraction des éléments parasites d'un routage : résistances, inductances partielles, capacités et conductances. Le circuit imprimé du hacheur comporte une simple couche, avec des pistes de $35\text{ }\mu\text{m}$ d'épaisseur, placées sur un substrat en époxy FR4 de $1,6\text{ mm}$ d'épaisseur. Le premier schéma utilisé a été conçu comme un routage typique (selon le savoir-faire d'un électronicien de puissance) avec des pistes larges. Une fois le routage réalisé et importée sur Ansys Q3D Extractor, l'étape suivante consiste à attribuer les matériaux (cuivre) à chaque piste. Le plan de masse est modélisé comme une feuille de cuivre située sous le circuit imprimé. Les différentes broches des composants sont placées dans les positions appropriées sur les pistes. Afin d'extraire les éléments parasites, différents réseaux sont attribués aux pistes : bus +, bus-, cellule de commutation, contrôle du signal et GND. Après avoir affecté les réseaux souhaités, les broches sont ensuite excitées par des ports d'excitation (source et sink). Les ports d'excitation sont modélisés comme des surfaces équipotentielles, de sorte que tout chemin de courant représentant un réseau est défini entre deux ports d'excitation. Afin d'extraire le modèle, un balayage en fréquence est effectué entre 10 kHz et 100 MHz . Le modèle 3D de routage est illustré à la figure II-31.




Figure II-31. Modélisation du routage dans Q3D

Les résultats de Q3D Extractor sont exportés sous la forme d'un circuit électrique équivalent. Les PCBs sont modélisés en utilisant un circuit équivalent RLCG. Ansys Q3D Extractor nous fournit un fichier « .cir » qui inclut toutes les valeurs d'impédance parasite pour une fréquence bien déterminée.

b) Modélisation des composants actifs

(1) Modélisation du MOSFET

Afin de modéliser le MOSFET, nous avons choisi le modèle SPICE de type 3 (Figure II-32) du Transistor MOS de type IRFP460 de VISHAY qui est l'un des modèles les plus utilisés en électronique de puissance. Ce modèle très fin, permet de représenter les caractéristiques statiques et permet également de modéliser les effets dynamiques tels que les variations des capacités C_{GD} et C_{DS} [34], [35]. Ce modèle est, d'une part, assez précis pour représenter les phénomènes qui donneront lieu à des perturbations en MC et en MD, sur une large gamme de fréquences, et son utilisation au sein d'une simulation dans un logiciel circuit requiert des temps de calcul compatibles avec une approche d'optimisation. Il faut bien noter que le modèle des composants actifs contribue beaucoup au temps de simulation.




Figure II-32. Modèle de MOSFET SPICE 3

- R_D , R_G et R_S sont respectivement les résistances du drain, grille et source.
- L_D , L_G , L_S sont respectivement des inductances du drain, grille et source.
- C_{GD} , C_{GS} sont respectivement les capacités entre la grille drain et grille source.

L'expression de la capacité C_{GD} est donnée comme suit (II-26) [12] :

$$C_{GD} = \begin{cases} C_{oxd} & \text{si } V_{GD} \leq 0 \\ \frac{C_{oxd} \cdot C_{gdj}}{C_{oxd} + C_{gdj}} & \text{si } V_{GD} > 0 \end{cases} \quad (\text{II-26})$$

$$C_{oxd} = A_i \frac{\epsilon_{ox}}{e_{ox}} \quad (\text{II-27})$$

Avec :

- ϵ_{ox} : La permittivité de l'oxyde
- A_i : La surface en regard effective des deux armatures
- e_{ox} : L'épaisseur de la couche d'oxyde

$$C_{gdj} = \frac{\epsilon_{ox} \cdot A_{GD}}{\sqrt{\frac{2 \cdot \epsilon_{si} \cdot V_{GD}}{q \cdot N}}} \quad (\text{II-28})$$

Avec :

- A_{GD} : La surface de chevauchement entre grille-drain
- ϵ_{Si} : La constante diélectrique du silicium $=1.04 \text{ e-8}$
- N : facteur de dopage

Notons que le modèle du transistor (IRFP460 de VISHAY) était disponible dans la bibliothèque du logiciel SIMPLORER que nous utilisons pour nos simulations dans le domaine temporel. Nous avons donc simplement vérifié la cohérence des valeurs des paramètres du modèle par rapport aux données des datasheet du fabricant.

(2) Modélisation de la diode

Afin de modéliser la diode Schottky SC250KG en Sic, nous avons utilisé le modèle fourni dans la bibliothèque du logiciel SIMPLORER (même démarche que pour le transistor).

3. Simulation Electrique en tenant compte des imperfections des composants

Cette partie traite de la simulation électrique du convertisseur. Le nouveau modèle comprend tous les circuits électriques équivalents avec des éléments parasites qui permettent d'étudier le comportement CEM. Nous allons simuler le hacheur série, précédemment introduit, dans le domaine temporel sous SIMPLORER. Ce simulateur est couplé avec le logiciel Ansys Q3D Extractor, c'est-à-dire qu'un circuit équivalent généré par le premier est importable dans le deuxième. Le circuit équivalent du routage a donc été exporté et inséré, les composants passifs du hacheur sont remplacés par leurs modèles électriques équivalents et les composants semi-conducteurs sont simulés au travers des modèles SPICE level 3 pour le MOSFET et la diode Schottky.

Une simulation du circuit complet est réalisée pour étudier les formes d'onde afin de déterminer la tension de MC et de MD, la tension drain-source et le courant dans la charge. La figure II-33 donne le modèle global de circuit de hacheur étudié.




Figure II-33. Modèle du hacheur avec ses imperfections sous SIMPLORER




Figure II-34. Grandeurs électriques dans le domaine temporel

La figure II-34 montre les résultats de la simulation électrique du hacheur avec les éléments parasites. Ceci permet d'obtenir des formes d'onde plus réalistes. En effet, cette simulation montre qu'il y a des surtensions qui se produisent lors des commutations de la tension drain-source. Ainsi, grâce à cette simulation, nous pouvons prédéterminer les perturbations conduites en MC et MD. Toutefois, ce type de simulations peut engendrer des temps de simulations élevés s'il y a un grand nombre d'éléments parasites à intégrer à la simulation. Par conséquent, la précision des résultats dépend naturellement de la finesse avec laquelle sont modélisés chacun des constituants.

4. Validation du modèle

Afin de démontrer l'efficacité de cette modélisation, nous avons effectué des mesures expérimentales sur le hacheur série pour une tension d'alimentation de 100V. Des mesures dans le domaine temporel ont été réalisées et comparées avec les résultats de simulation obtenus avec le modèle sous SIMPLORER. Les signaux dans les terminaux de RSIL positifs et négatifs sur les résistances R2 et R2' ont été enregistrés à l'aide d'un oscilloscope (LECROY WRHRO64Zi, codage de l'amplitude sur 12 bits, fréquence d'échantillonnage de 200 Ms/s). La configuration de mesure est présentée figure II-35. Les tensions de mode commun (VMC) et la tension de mode différentiel (VMD) sont calculées par les deux équations (II-29) et (II-30) directement à l'oscilloscope (même origine des phases pour les deux tensions (V^+ et V^-)).

$$VMC = \frac{V^+ + V^-}{2} \quad (II-29)$$

$$VMD = V^+ - V^- \quad (II-30)$$

Ces signaux temporels sont ensuite traités sous Matlab en appliquant la FFT (Fast Fourier Transform). Ces mesures nous permettent également de mesurer le courant dans la charge et la tension drain-source aux bornes du MOSFET. Le courant dans la charge a été mesuré avec une sonde TEKtronix TCP 312, connectée à un amplificateur TEKtronix TCP A300 AC / DC. La tension drain-source dans le MOSFET est mesurée avec une sonde différentielle (100 MHz de bande passante). On considèrera dans la suite de ce manuscrit que les sondes ne déforment pas les mesures temporelles malgré leur gain qui n'est pas constant avec la fréquence et le retard de phase qu'elles introduisent pour les HF [16].






Figure II-35. Protocole de mesures du MC et du MD

a) Spectre des perturbations électromagnétiques simulées avec SIMPLORER comparé aux mesures


(1) Comparaison de la simulation et des mesures de la tension drain-source

Une comparaison de la tension Drain-Source est réalisée. Cette tension est mesurée directement aux bornes du MOSFET avec une sonde différentielle d'une bande passante de 100 MHz. La figure II-36 (a) représente les formes d'onde à l'ouverture et la fermeture du MOSFET. L'allure des signaux en temporel et en fréquentiel (Figure II-36 (b) et (c)) montrent que le modèle coïncide avec les mesures. Il existe des différences dans le spectre de 3 dB μ V maximum dans la plage de fréquences de 7 à 30 MHz.





(b)



(c)

Figure II-36. Comparaison de la tension drain-source mesurée et simulée : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c)

(2) Comparaison de la simulation et des mesures du courant dans la charge

La mesure et la simulation du courant de charge sont illustrées à la figure II-37. Les figures II-37 (a), (b) et (c) montrent une coïncidence entre les mesures et les résultats de simulation jusqu'à 30 MHz. Nous observons qu'il existe une différence dans l'amplitude des oscillations du modèle par rapport à la mesure avec un décalage maximum de 10dBμA à la fréquence 10 MHz. On remarque que les résultats obtenus en simulations sont relativement semblables aux résultats expérimentaux, malgré quelques différences liées à la finesse de la modélisation, mais les tendances sont bien retrouvées.




Figure II-37. Comparaison du courant dans la charge mesuré et simulé : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c)

(3) Comparaison de la simulation et des mesures de tension en mode commun

La comparaison du spectre de la tension de MC sur RSIL est présentée dans les figures II-38 (a), (b) et (c). En comparant les spectres mesurés et simulés, nous observons en général

une bonne coïncidence dans la plage de fréquence étudiée. Dans le domaine temporel, les résultats de la tension MC mesurée présentent une différence dans l'amplitude des oscillations par rapport au modèle. Dans le domaine fréquentiel, on remarque un écart dans le spectre pour une plage de fréquence de 6 MHz à 8 MHz de 4 dB μ V maximum, avec des différences de 3 dB μ V maximum allant de 10 MHz à 20 MHz.






Figure II-38. Comparaison de la tension MC mesurée et simulée : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c)

(4) Comparaison de la simulation et des mesures de tension en mode différentielle

Les figures II-39 (a), (b) et (c) montrent une comparaison du spectre de tension de MD sur RSIL. Le modèle fournit de bons résultats dans les domaines temporel et fréquentiel. Dans le domaine fréquentiel, la différence maximale entre le résultat de la simulation et le résultat de la mesure se situe dans la plage de fréquences de 100 kHz à 4 MHz, ce qui correspond à 3 dB μ V.



(a)



(b)





Figure II-39. Comparaison de la tension MD mesurée et simulée : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c)


En résumé, nous avons obtenu un bon accord entre les mesures expérimentales et les résultats issus de la simulation. Cette comparaison prouve la pertinence de l'approche proposée.

D. Influence du routage


1. Impact de la prise en compte du routage dans les simulations

Dans un premier temps nous proposons de supprimer le routage dans le modèle numérique. Les éléments passifs et les semi-conducteurs sont toujours modélisés comme dans le paragraphe précédent. Les résultats de comparaison des perturbations conduites émises par le hacheur dans trois cas différents, simulation avec et sans prendre en compte du routage et la mesure, seront présentés dans cette section.







(b)




(c)


Figure II-40. Comparaison des simulations de la tension de MD avec et sans prise en compte du routage : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c)



(a)



(b)



(c)

Figure II-41. Comparaison des simulations de la tension de MC dans les deux cas : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c)

Les figures II-40 et II-41 montrent l'impact de la prise en compte du routage dans notre modèle dans le domaine temporel et fréquentiel. On remarque que lorsque l'on prend compte le routage dans la simulation, un changement dans les perturbations en MC et en MD devient visible. D'autre part, on constate qu'en intégrant les modèles du PCB, le spectre des perturbations de la simulation se rapproche plus de celui de la mesure.

2. Méthodologie expérimentale proposée

Différents éléments ont une influence significative sur les perturbations conduites tels que les éléments parasites du circuit imprimé et les composants actifs et passifs. Cette partie traite de l'impact du routage sur la signature CEM. Comme nous l'avons évoqué dans le

premier chapitre, le routage a une influence importante dans la conception du convertisseur car il est responsable des surtensions aux bornes des commutateurs en raison de la variation élevée de courant qui apparaît dans la phase de commutation. Pour quantifier cet impact sur le comportement du notre convertisseur d'étude, nous proposons une méthodologie qui se base sur deux étapes. Tout d'abord, trois différents routages pour le circuit hacheur ont été réalisés comme montré dans la figure II-42. Les substrats de ces routages sont similaires en termes de taille. Nous proposons de modifier à la fois la longueur et la largeur des pistes en fixant la position des composants. Les trois routages sont des simples couches, avec une épaisseur des pistes de $35\text{ }\mu\text{m}$, placés sur un substrat époxy FR4 de 1,6 mm d'épaisseur. Les trois différents routages sont réalisés à l'aide du logiciel ADS.

- La première technique de routage consiste à utiliser des pistes larges.
- La deuxième technique consiste à réduire la largeur des pistes par rapport aux autres routages.
- La troisième technique consiste à utiliser les pistes de forme carrée afin d'avoir des valeurs d'impédance élevées.

Plusieurs mesures sont effectuées et comparées pour différents routages (tels que la tension MC et MD, le courant dans la charge et la tension drain-source) afin de quantifier l'impact du routage sur les perturbations conduites. Nous avons utilisé les mêmes composants pour les trois routages ainsi que les paramètres utilisés pour commander le MOSFET.





Figure II-42. Routages du circuit de hacheur : Routage 1 (a), Routage 2 (b), Routage 3 (c)

3. Comparaison des perturbations conduites

a) Comparaison des mesures de tension en MC pour les différents routages

La tension de MC sur RSIL pour les trois cas dans le domaine temporel est présentée sur la figure II-43 (a) et (b). Les spectres des FFT associés sont présentés sur la figure II-43 (c). Les résultats dans le domaine temporel présentent des différences dans l'amplitude des oscillations. Il existe aussi des différences significatives dans le domaine fréquentiel, les perturbations générées par le troisième routage sont supérieures à celles du premier et du deuxième routage avec des différences de 10 dB μ V maximum entre 9 MHz et 40 MHz. Ces différences deviennent plus significatives à partir de 10 MHz. Il existe des différences de 10 dB μ V dans l'amplitude du spectre entre le routage 1 et le routage 3 à la fréquence 23 MHz.








Figure II-43. Comparaison des mesures de la tension de MC pour les trois routages : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c)


b) Comparaison des mesures de tension en mode différentiel pour les différents routages

La comparaison du spectre de tension de MD sur RSIL est illustrée dans la figure II-44. Nous observons des différences dans l'amplitude des oscillations dans le domaine temporel. Dans le domaine fréquentiel, la différence entre les deux routages 1 et 3 se traduit par un écart de 10 dBμV maximum à partir d'une fréquence de 1 MHz. Ces différences deviennent plus importantes à partir de 6 MHz.





(b)



(c)

Figure II-44. Comparaison des mesures de la tension de MD pour les trois routages : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c)

c) Comparaison des mesures de la tension drain-source pour les trois routages

La tension drain-source pour les différents routages est comparée dans le domaine temporel ainsi que le domaine fréquentiel (Figure II- 45). L'allure des signaux montre une petite différence de la tension drain-source générée par les différents routages à partir d'une fréquence de 10 MHz. Le routage a peu d'effet sur la tension drain-source.






Figure II-45. Comparaison des mesures de la tension de sortie V_{DS} pour les trois routages : Zoom avant sur les deux commutations (a), domaine temporel (b), domaine fréquentiel (c)

d) Comparaison des mesures du courant dans la charge pour les trois routages

La comparaison des mesures du courant dans la charge pour les trois routages est présentée dans la figure II-46. On remarque qu'il y a une différence au niveau de l'amplitude dans les trois spectres à partir de 20 MHz.



(a)



(b)




Figure II-46. Comparaison des mesures du courant dans la charge pour les trois routages : Zoom avant sur les commutations(a), domaine temporel (b), domaine fréquentiel (c)

4. Discussion

En se basant sur les résultats des mesures des perturbations conduites pour les trois routages, nous constatons que le routage a un impact significatif notamment sur les spectres de MC et de MD au niveau du bus DC (mesures sur RSIL). On note que la tension de MC est plus importante en haute fréquence à partir de 10 MHz pour le routage 3. En revanche, la tension en MD est affectée à partir de 1 MHz. Ces résultats sont cohérents car l'aspect capacitif devient prépondérant aux hautes fréquences (impact en MC) et la tension en MD est principalement déterminée par le changement de courant (di/dt) dans le convertisseur et l'inductance parasite du routage. On peut constater également que les valeurs des éléments parasites du routage influencent peu le courant dans la charge et la tension drain-source. Cette étude montre que l'impact du routage n'est pas négligeable et qu'il est nécessaire de le prendre en compte dans le dimensionnement des circuits d'électronique de puissance. Nous noterons aussi que la gamme de fréquence dans laquelle le routage impacte (> 10 MHz en MC et > 1 MHz en MD) pourrait permettre d'optimiser les éléments filtrage et ainsi de répartir le filtrage sur différents constituants du système (routage, filtre câble ...).

E. Conclusion

Dans ce chapitre, nous avons exposé une étude bibliographique sur les différentes méthodes de modélisation utilisées pour l'étude des PEM générées par les convertisseurs statiques. Dans cette synthèse, nous avons distingué deux types de résolutions adaptées aux études CEM : résolutions temporelle et fréquentielle. A partir de ce rapide aperçu des méthodes, nous avons choisi une technique de modélisation dans le domaine temporel.

Nous avons donc décrit la plupart des modèles CEM existant dans la littérature pour les sources de perturbations ainsi que pour les chemins de propagation. Nous avons ensuite détaillé les modèles CEM pour les composants passifs que nous utilisons sur notre banc expérimental : condensateurs, MOSFET, RSIL et charge. Pour les circuits imprimés, une approche numérique a été utilisée pour caractériser tous les phénomènes parasites afin d'en tenir compte dans nos simulations.

Enfin, nous nous sommes intéressés à l'impact du routage (en simulation) sur la signature CEM du convertisseur d'étude. Cette étude a montré l'importance de l'intégration du routage comme une contrainte dans la conception des circuits électroniques de puissance. Par conséquent, le chapitre suivant va porter sur l'optimisation du routage vis-à-vis des contraintes CEM. Les modèles proposés dans ce chapitre vont être exploités dans une procédure automatique d'optimisation visant à réduire les perturbations électromagnétiques générées par le hacheur étudié.

F. Bibliographie

- [1] S. Bréhaut, Modélisation et optimisation des performances CEM d'un convertisseur AC/DC d'une puissance de 600W, Thèse de doctorat, Université de Tours, 2005.
- [2] J. Aimé, Rayonnement des convertisseurs statiques. Application à la variation de vitesse, Thèse de doctorat, Institut National Polytechnique de Grenoble, 2009.
- [3] E. Rondon-Pinilla, Conception de convertisseurs électroniques de puissance à faible impact électromagnétique intégrant de nouvelles technologies d'interrupteurs à semi-conducteurs, Thèse de doctorat, Ecole Centrale de Lyon, 2014.
- [4] M. Toure, Contribution à la modélisation CEM d'une chaîne d'actionnement pour une application automobile, Thèse de doctorat, Université Clermont Auvergne, 2019.
- [5] B. Revol, Modélisation et optimisation des performances CEM d'une association variateur de vitesse-machine asynchrone, Thèse de doctorat, Université Joseph-Fourier-Grenoble I, 2003.

- [6] B. Touré, J. -L. Schanen, L. Gerbaud, T. Meynard, J. Roudet and R. Ruelland, "EMC Modeling of Drives for Aircraft Applications : Modeling Process, EMI Filter Optimization, and Technological Choice," in *IEEE Transactions on Power Electronics*, vol. 28, no. 3, pp. 1145-1156, March 2013.
- [7] D. Labrousse, Amélioration des techniques d'estimation des perturbations conduites : application à une chaîne de traction de véhicule électrique, Thèse de doctorat, École normale supérieure de Cachan, 2010.
- [8] M. Foissac, Méthodologie d'analyse CEM conduite d'un réseau Multiconvertisseurs, Thèse de doctorat, Université de Grenoble, 2012.
- [9] A. R. Hefner, "Modeling buffer layer IGBTs for circuit simulation," in *IEEE Transactions on Power Electronics*, vol. 10, no. 2, pp. 111-123, March 1995.
- [10] J. B. H. Slama, S. Hrigua, F. Costa, B. Revol and C. Gautier, "Relevant parameters of SPICE3 MOSFET model for EMC analysis," *2009 IEEE International Symposium on Electromagnetic Compatibility*, Austin, TX, USA, 2009, pp. 319-323.
- [11] G. Verneau, Optimisation géométrique de MOSFETs de puissance en vue d'intégrer l'alimentation de l'étage de commande, Thèse de doctorat, Institut national polytechnique de Grenoble, 2003.
- [12] M. Akhbari, Modèle de Cellule de Commutation pour les Etudes de Pertes et de Performances CEM, Thèse de doctorat, Institut National Polytechnique de Grenoble, 2000.
- [13] C. Marlier, Modélisation des perturbations électromagnétiques dans les convertisseurs statiques pour des applications aéronautiques, Thèse de doctorat, Université de Lille, 2013.

- [14] K. Loudière, Modélisation d'une chaîne d'entraînement électrique d'un point de vue CEM – Impact de la température, Thèse de doctorat, Ecole Centrale de Lyon, 2016.
- [15] R. B. Darling, "A full dynamic model for pn-junction diode switching transients," in *IEEE Transactions on Electron Devices*, vol. 42, no. 5, pp. 969-976, May 1995.
- [16] Advanced Power Technology, "Ultrafast soft recovery rectifier diode", 2005.
- [17] A. Hatanaka and T. Kawashima, "A recovery-diode model for analyzing EMC of an on-board power supply," *2013 15th European Conference on Power Electronics and Applications (EPE)*, Lille, France, 2013, pp. 1-5.
- [18] T. Le Duc, Développement de méthodes intégrales de volume en électromagnétisme basse fréquence. Prise en compte des matériaux magnétiques et des régions minces conductrices dans la méthode PEEC, Thèse de doctorat, Grenoble, 2011.
- [19] E. Clavel, Intégration de la méthode de recherche de schémas électriques équivalents (PEEC) pour la modélisation, l'analyse et la conception des interconnexions dans les systèmes complexes. Habilitation à Diriger des Recherches, 2004.
- [20] InCa3D software, Cedrat, <http://www.cedrat.com>
- [21] E. Clavel, Vers un outil de conception de câblage : Le Logiciel InCa, Thèse de doctorat, Institut National Polytechnique de Grenoble, 1996.
- [22] S. R. Nelatury, M. N. O. Sadiku, and V. K. Devabhaktuni, "CAD Models for Estimating the Capacitance of a Microstrip Interconnect : Comparison and Improvisation," *PIERS Proceedings*, Prague, Czech Republic, pp. 18-23, 2007.
- [23] T. De Oliveira, Optimisation du routage d'un filtre CEM, Thèse de doctorat, Université

de Grenoble, 2012.

- [24] A. Zhou, Modèles des composants passifs et couplage électromagnétique pour filtres HF de puissance : optimisation du placement, Thèse de doctorat, Université Claude Bernard Lyon 1, 2013.
- [25] V. Ardon, Méthodes numériques et outils logiciels pour la prise en compte des effets capacitifs dans la modélisation CEM de dispositifs d'électronique de puissance, Thèse de doctorat, Institut National Polytechnique de Grenoble-INPG, 2010.
- [26] Liyu Yang *et al.*, "Modeling and characterization of a 1 KW CCM PFC converter for conducted EMI prediction," *Nineteenth Annual IEEE Applied Power Electronics Conference and Exposition, 2004. APEC '04.*, Anaheim, CA, USA, 2004, pp. 763-769 vol.2.
- [27] Logiciel Ansys Maxwell, www.ansys.com
- [28] Logiciel CEDRAT. Flux. www.cedrat.com
- [29] C. R. Harrington. Field Computation by Moment Methods, New York, 1968.
- [30] O. Chadebec, J. . -L. Coulomb and F. Janet, "A review of magnetostatic moment method," in *IEEE Transactions on Magnetics*, vol. 42, no. 4, pp. 515-520, April 2006
- [31] C. Gautier, Contribution au développement d'outils logiciels en vue de la conception des convertisseurs statiques intégrant la compatibilité électromagnétique, Thèse de doctorat, Université de Paris 6, 2001.
- [32] W. Labiedh, Modèles des composants adaptés pour l'étude de la CEM conduite et rayonnée des circuits de l'électronique de puissance, Thèse de doctorat, Université de Sousse, 2015.

- [33] T. Ibrahim, Contribution au développement de modèles pour l'électronique de puissance en VHDL-AMS, Thèse de doctorat, Institut National des Sciences Appliquées de Lyon, 2009.
- [34] T. Mohamed, Etude des paramètres du MOSFET sur les perturbations générées par les circuits de convertisseurs statiques, Thèse de doctorat, Université de Tunis, 2015.
- [35] M. Hervé *et al.*, "A multi-physics model of the VJFET with a lateral channel," *Proceedings of the 2011 14th European Conference on Power Electronics and Applications*, Birmingham, UK, 2011, pp. 1-10.

Chapitre III : Optimisation du routage sous contraintes CEM

Sommaire

CHAPITRE III : OPTIMISATION DU ROUTAGE SOUS CONTRAINTES CEM	137
A. INTRODUCTION.....	138
B. FORMULATION DE L'OPTIMISATION DE LA CONCEPTION.....	138
C. PROCESSUS D'OPTIMISATION DU ROUTAGE.....	140
1. <i>Automatisation du processus d'optimisation</i>	140
2. <i>Principe de fonctionnement</i>	141
3. <i>Algorithme de routage automatique</i>	144
a) Revue de littérature : Algorithmes clé de la littérature.....	144
b) Théorie des graphes	145
(1) Algorithme de Dijkstra.....	146
(2) Algorithme A*	148
c) Choix de la méthode de routage	151
4. <i>Formulation du problème</i>	151
a) Espace de conception : Représentation matricielle de maillage	151
b) Les variables de conception	153
c) Stratégie du routage	154
(1) Algorithme de Dijkstra amélioré appliqué à notre problématique	154
(2) Description des problèmes à éviter lors de la phase du routage	155
d) Couplage d'un graphe à la modélisation Q3D de convertisseurs.....	157
(1) Largeur des pistes et construction des pistes.....	157
(2) Association des différentes pistes	159
e) Fonction objectif de type gabarit	160
D. CONCLUSION DU TROISIEME CHAPITRE	163
E. BIBLIOGRAPHIE	163

A. Introduction

Dans ce chapitre, une méthodologie d'optimisation de conception du hacheur en vue de minimiser les contraintes CEM sera présentée. Dans la première partie, nous exposerons une description générale sur l'optimisation. Ensuite, nous donnerons un aperçu de la littérature sur les différentes techniques de routage. Cet aperçu consiste à dresser une cartographie des principales catégories d'algorithmes associés aux problèmes de routage pour en tirer l'algorithme de routage le plus pertinent. L'algorithme utilisé est décrit en détail, ce qui permettra de comprendre les contributions de cette thèse. La section suivante explique le processus de recherche de la solution de routage optimisée. Nous allons également introduire les problèmes liés à la formulation de la contrainte CEM en optimisation. Finalement, la troisième partie aura pour objectif la description du processus d'optimisation du routage et du placement des composants.

B. Formulation de l'optimisation de la conception

L'optimisation est une méthodologie qui nécessite deux éléments fondamentaux : adaptation et finalité. En effet, nous pouvons définir l'optimisation comme une adaptation d'un processus qui vise à atteindre un objectif spécifique afin d'améliorer certaines propriétés d'un système éventuellement par le respect de « contraintes ». Cet objectif peut être le maximum ou le minimum d'une fonction objectif défini par l'utilisateur. L'optimisation est très populaire depuis plusieurs années. Au départ, l'optimisation a été appliquée aux problèmes les plus simples, et aujourd'hui son champ d'application couvre des nouveaux défis de plus en plus complexes. La détermination de la conception appropriée d'un circuit est un enjeu majeur d'ingénierie. Les outils d'optimisation peuvent être d'un grand intérêt pour réaliser ces conceptions conformes. Lorsque le nombre de variables est petit, le savoir-faire peut orienter correctement la conception. En revanche, lorsque ce nombre de variables devient important, l'utilisation de ces algorithmes d'optimisation peut apporter des gains considérables. En conséquence, l'optimisation des circuits a pour objectif de dresser les exigences contradictoires de la conception : minimiser le coût, masse et augmenter les performances. En général, ces méthodes sont basées sur une approche en deux étapes. D'une part, il est nécessaire de construire et valider un modèle paramétré pour chaque contrainte. Ces modèles peuvent être de différents types (analytiques, numériques ...). Ces modèles peuvent être appelés un nombre important de fois dans le but de trouver des solutions optimales, d'où notre intérêt pour des modèles précis et associés à des durées de simulation

faibles. Cet algorithme d'optimisation peut être défini comme un ensemble d'instructions claires précisant comment procéder à partir de certaines conditions initiales jusqu'à atteindre l'objectif final imposé auparavant. Un point important à ajouter est que dans la plupart des cas, l'algorithme ne peut pas atteindre l'objectif prédéterminé exact mais seulement une valeur approximative de l'objectif.

Un problème de conception en optimisation s'exprime comme un problème de minimisation d'une fonction Y . En effet, ce problème permet de trouver des paramètres impliqués dans la conception qui minimisent une fonction objectif et qui vérifient les contraintes de performances mécaniques, physiques et géométriques. D'un point de vue mathématique, la formulation d'un problème d'optimisation est définie par le système d'équations [1] :

$$\begin{cases} \text{Objectif} = \min Y(x) \\ x_k^{\min} \leq x_k \leq x_k^{\max}, k = 1, \dots, m \\ g_i(x) < 0, i = 1, \dots, n \end{cases} \quad (\text{III-1})$$

Où $X = (x_1, \dots, x_i, \dots, x_m)$ est le vecteur des **variables d'optimisation**. Ces variables appelées variables de conception ou de décision peuvent être numériques ou non discrètes, elles sont utilisées pour décrire les différentes configurations possibles d'un système à optimiser. Selon les spécifications du système, chacune de ces variables est soit définie par une valeur fixe (x_i), soit bornée par des valeurs extrêmes, $[x_{\min}, x_{\max}]$ (bornes inférieures et supérieures des variables d'optimisation d). Par ailleurs, ce processus d'optimisation est effectué en respectant **les contraintes** qui s'expriment mathématiquement par $g_i(x)$ auxquelles le système doit répondre pour fonctionner correctement. L'ensemble des contraintes est généralement un ensemble d'égalités ou d'inégalités. Ces contraintes limitent le domaine de recherche. Le but d'une optimisation est de trouver « la meilleure » des solutions possibles, vis-à-vis d'un critère donné, qui doit s'exprimer par un objectif à maximiser ou minimiser. La **fonction objectif**, f_{obj} , décrit ce qui devrait être minimisé. Cette fonction peut être par exemple le volume, le poids ou les coûts initiaux de la structure ; elle est définie en fonction des variables d'optimisation. Le passage du problème de maximisation au problème de minimisation est rendu possible par la propriété suivante :

$$\max_{x \in C} f(x) = \min_{x \in C} -f(x) \quad (\text{III-2})$$

La solution optimale pourrait être soit un optimum local soit un optimum global (figure III-1). Dans un problème de minimisation avec la fonction objectif $f(x)$, un point optimal x_{loc} est dit un optimum local si $f(x_{loc}) < f(x)$ dans un voisinage local. Si x_g est un optimum global, alors $f(x_g) < f(x)$ pour tous les x dans l'ensemble des solutions admissibles du problème. Si la fonction $f(x)$ est strictement convexe, alors le minimum local est également le minimum global. En général, il est préférable de rechercher des optimaux globaux, bien que pour certains cas, des optima locaux puissent être favorisés. L'obtention de l'optimum local ou global est étroitement liée à la méthode d'optimisation adoptée et à ses paramètres.




Figure III-1. Optimum global vs optimum local

Une fois que les différents éléments ont été définis (les variables d'optimisation, les contraintes, et enfin la fonction objectif (fobj)), il existe différents algorithmes d'optimisation permettant de trouver, ou du moins se rapprocher, de la solution optimale.

C. Processus d'optimisation du routage

1. Automatisation du processus d'optimisation

Dans ce travail, nous proposons une stratégie d'optimisation basée sur un algorithme génétique. La conception et la fabrication de PCB ordinaires se font avec des logiciels commerciaux. Ces outils fournissent de nombreuses fonctionnalités utiles telles que le placement des composants, le routage, l'analyse des contraintes, etc. Cependant, la conception de circuits n'a pas été automatisée jusqu'à présent. En effet, les concepteurs des cartes électroniques utilisent différents outils dans le processus de conception : conception du

routage, calcul des éléments parasites, analyse électrique. L'échange de données entre les différents outils de modélisation est nécessaire pour optimiser la conception d'un convertisseur. Dans la méthode de conception classique, la saisie manuelle répétée des données entre les différents outils de modélisation engendre des erreurs et requiert du temps. D'autre part, la procédure de conception de convertisseurs est généralement basée sur des itérations. Les principaux problèmes avec la conception manuelle sont la vitesse de conception et le choix limité des candidats. En effet, chaque cycle peut générer un résultat qui peut ensuite être comparé à d'autres résultats de conception. Après plusieurs itérations, le meilleur routage peut être choisi parmi les différents candidats. De plus, il existe plusieurs phénomènes à considérer. Il est essentiel de prendre en compte simultanément tous les paramètres influents sur le circuit car la modification d'un seul paramètre entraîne des variations sur tous les autres. Par conséquent, l'automatisation du processus d'optimisation est une étape incontournable. L'outil d'automatisation permettra de considérer tous les phénomènes parasites, à chaque itération, lors du calcul des perturbations conduites. C'est pourquoi, nous proposons une démarche d'optimisation automatique à base d'un algorithme génétique pour rechercher la solution optimale dans l'espace de conception.

2. Principe de fonctionnement

L'optimisation du PCB d'un convertisseur peut être réalisée en faisant varier le positionnement et l'orientation des composants discrets, ou bien le routage. Il est aussi possible d'agir en même temps sur l'ensemble du circuit. Nous commençons notre travail par effectuer une optimisation du comportement électromagnétique du convertisseur en faisant varier son routage. Il sera donc naturellement indispensable de créer puis de modifier le routage des pistes conductrices lors de l'optimisation. Cette modification nécessite de définir plusieurs solutions initiales de routages différentes, à partir desquelles nous essaierons de trouver le meilleur circuit de connexion possible d'un point de vue CEM. Il est indispensable de développer un algorithme de routage automatique pour router les pistes conductrices. Le principe de fonctionnement du processus d'optimisation peut donc se diviser en trois parties principales.

- La première étape consiste à construire le graphe sous Matlab qui assure la discrétisation de la surface du circuit, où peuvent être définies les différentes pistes conductrices. Après avoir placé géométriquement les terminaux de composants, en tenant compte des connexions électriques, l'algorithme de routage génère des

géométries de routage entièrement aléatoires pour obtenir le premier panel de solutions ; qui sont regroupées dans le même ensemble appelé “famille”. C’est ainsi que sur cette base de solutions, l’algorithme d’optimisation trouvera le meilleur circuit de connexion possible. Notre algorithme de génération des solutions de routages est effectué en utilisant un algorithme génétique couplé avec une modification de l’algorithme Dijkstra. Les premières solutions sont générées par attribution aléatoire du coût pour chaque arc. Notre objectif donc dans un premier temps est d’être capable de pouvoir tracer les pistes et réaliser le circuit de connexion. La procédure de génération de routage PCB proposée dans ce manuscrit a pour objectif de générer plusieurs solutions comme un premier panel des solutions (premier support) mais on ne cherche pas à trouver directement la meilleure solution, par exemple le chemin le plus court entre deux points. Ces solutions seront évaluées et optimisées dans un second temps.

- Après avoir obtenu le routage par Matlab, la deuxième partie consiste à modéliser et à simuler l’ensemble de ces solutions de routage afin d’extraire les éléments parasites. Dans le cadre de nos travaux, nous avons choisi d’utiliser Ansys Q3D. Cet outil de modélisation présente des avantages significatifs car il permet de fournir des modèles réalistes pour une analyse efficace. Pour la simulation électrique, nous avons utilisé SIMPLORER. L’échange de données entre les différents logiciels est effectué automatiquement. En effet, l’échange entre les logiciels Ansys Q3D et Matlab est réalisé à l’aide d’un fichier DXF. Ce fichier a pour objectif de faire le pont entre les deux logiciels. Pour cela, nous avons développé un code Matlab qui génère automatiquement un fichier DXF à chaque itération en fonction des résultats Matlab. Ensuite, les solutions de routages sont modélisées automatiquement via un script codé en Visual Basic (VB) pour bien caractériser les éléments parasites. En fait, ce logiciel génère un modèle équivalent pour chaque routage, qui sera ensuite utilisé dans le simulateur pour une modélisation dans le domaine temporel (SIMPLORER) au travers de modèles de circuits équivalents des composants. Enfin, une transformée de Fourier rapide (FFT) est réalisée pour obtenir les spectres fréquentiels.
- La troisième étape consiste à rechercher une solution optimisée de routage reposant sur la modification d’une solution de routage déjà testée. En effet, à partir des solutions qui sont déjà créés, une nouvelle génération de solutions est formée. Ces solutions filles sont à leur tour analysées dans le but de converger vers une solution optimale. L’algorithme se répète jusqu’à satisfaire la fonction objectif. Cette recherche

est effectuée en utilisant l'algorithme génétique fourni dans la Toolbox d'optimisation dans Matlab. On cherchera à minimiser la fonction objectif dans une bande fréquentielle donnée. L'objectif est alors de réduire les perturbations EM conduites en améliorant au mieux les performances du hacheur série. Finalement, le processus d'optimisation extrait un vecteur correspondant à la solution optimale. La figure III-2 présente l'organigramme utilisé pour effectuer cette optimisation.




Figure III-2. Algorithme d'optimisation

3. Algorithme de routage automatique

a) *Revue de littérature : Algorithmes clé de la littérature*

La problématique de routage est présente dans de nombreux domaines. En effet, on trouve des applications dans les GPS, les prévisions de trafic routier, ou le trafic TCP/IP sur internet mais aussi pour la fabrication de cartes électroniques. Le problème de routage s'est manifesté très tôt dans le domaine des PCBs. Dans cette thèse, nous nous intéressons au routage des connexions d'un circuit imprimé qui représente une tâche complexe et laborieuse.

Il existe un certain nombre d'algorithmes traditionnellement utilisés pour le routage destiné aux PCBs. La plupart de ces algorithmes s'appuient sur la théorie des graphes, à titre d'exemples nous pouvons citer : les algorithmes de recherche modifiés en profondeur [2], les algorithmes Line-probe et les algorithmes basés sur Steiner Tree qui sont adaptés au routage des câbles [3]. Il existe généralement deux types d'algorithmes : ceux capables de trouver une solution optimale de routage et ceux cherchant une « solution satisfaisante » sans garantie de l'optimalité. Les plus connus algorithmes de la première catégorie sont k-SAT [4], la programmation linéaire [5], certaines approches utilisant le multiplicateur de Lagrange [6]. Cependant, ce type d'algorithmes pose un gros problème de temps de calcul pour assurer l'optimalité. Les algorithmes de la seconde catégorie sont dits heuristiques. Les heuristiques offrent surtout un temps de calcul clairement plus court que les approches optimales [7]. Parmi ces algorithmes, on peut citer Dijkstra [8] et A* [9], mais il en existe d'autres (Prim [10], Kruskal [11], recuit simulé [1] ...). Sur le plan pratique, les routeurs automatiques pour PCB actuellement sur le marché sont conçus pour aider les concepteurs dans le processus de routage en plaçant automatiquement les pistes et les traversées sur la carte pour effectuer les connexions. Ces routeurs automatiques se basent sur les méthodes à base de grille [12], à reconnaissance de formes [13] ou à base de géométrie. Les routeurs à base de grille, comme l'algorithme de Lee qui utilise une recherche approfondie pour trouver un chemin le plus court entre deux sommets sur une grille rectangulaire plane [14], nécessitent une grande quantité de mémoire et une puissance de calcul croissante. Les routeurs à reconnaissance de forme modélisent la carte sous forme de simples rectangles et utilisent des chemins rectilignes entre les obstacles. Les routeurs à expansion rectiligne se limitent à des chemins purement verticaux ou horizontaux et ils ne peuvent pas mapper directement dans une direction non orthogonale. Pour terminer, mentionnons qu'il existe plusieurs raffinements de l'algorithme de Lee, qui ont pour but d'en améliorer l'efficacité. Par ailleurs, étant donné que l'algorithme de Lee n'est en fait qu'un algorithme de recherche du chemin de longueur minimale, on peut

obtenir une implantation plus efficace en utilisant l'algorithme de Dijkstra, pour les connexions à deux points. Les routeurs automatiques actuellement proposés tendent également à produire des résultats tout en exigeant un travail important de correction manuelle surtout dans le cas où les cartes électroniques sont denses ou de grande taille, le processus de routage peut prendre du temps pour le concepteur. En fait, de nombreux concepteurs évitent à tout prix d'utiliser des routeurs automatiques simplement à cause de cette limitation. Nous trouvons aussi d'autres algorithmes appelés algorithmes par mappage topologique qui confondent les aspects de définition et d'optimisation du routage [15].

b) Théorie des graphes

La théorie des graphes est une méthode générique. Elle traite de divers problèmes distincts. Parmi ces problèmes, la recherche du chemin le plus court entre deux ou plusieurs destinations [16]. Il existe également des problèmes plus délicats, tels que la mise en équation de systèmes physiques complexes d'électromagnétisme, d'hydrodynamique, de physicochimie [17]. En théorie des graphes, un graphe $G(S, A)$ se compose essentiellement de sommets (S) reliés entre eux par des arcs nommés (A). Notons également :

- Il existe un sommet $s_i \in S$ avec $i \in \{1, \dots, |S|\}$ pour la grille, que ce soit un espace représentant un module ou un espace de routage.
- Il existe un arc $a_{ij} \in A$ reliant deux sommets s_i et s_j s'ils sont liés à deux pavés adjacents pour envisager un chemin allant de l'un à l'autre. Les arcs correspondent aux différents parcours possibles pour relier un sommet à un autre et sont définis par des valeurs de poids appelées coûts fictifs qui prennent différentes significations (l'intensité du champ magnétique, la distance entre deux segments...).

Un exemple d'un graphe est fourni dans la figure III-3. Dans cet exemple, le poids de chaque arc du graphe est défini par une valeur entre 1 et 9. La théorie des graphes permet la recherche du chemin le plus court entre deux objets (sommets) en considérant n'importe quel aspect physique pour définir une solution de routage. Notre point d'intérêt est le chemin au plus faible coût en fonction du poids attribué aléatoirement à chaque arc sur le chemin.




Figure III-3. Exemple d'un graphe

(1) Algorithme de Dijkstra

L'algorithme de Dijkstra est un algorithme de graphe qui a été conçu par Edsger Dijkstra en 1959 [18]. Cet algorithme permet de déterminer les chemins de coût minimum entre des sommets quelconques d'un graphe connexe, c'est-à-dire, non orienté. L'algorithme de Dijkstra ne s'applique que dans le cas d'un graphe pour lequel le poids des arcs est positif, ce qui constitue la majorité des graphes (cartes routières, réseaux divers...). Désormais, quel que soit le poids de l'arc, des extensions de cet algorithme peuvent résoudre le problème. L'algorithme de Dijkstra est basé sur le principe suivant [7] :

Initialisation du graphe : soit un graphe $G(N ; A)$ avec N nœuds et A arcs, dont les poids sont positifs. Le poids de chaque arc représente le « coût » de franchissement de l'arc. Soit X_d le nœud de départ et Y_d le nœud de destination.

- $P(v_i)$ la distance du point de départ à un nœud v_i du graphe en passant par le plus court chemin.
 - V la liste des nœuds visités.
 - $V(v_i)$ les nœuds qui précèdent v_i le long du chemin le plus court.
1. On affecte le poids 0 au sommet de départ $P(X_d) = 0$ et $V = \emptyset$. Tout sommet est défini par un poids fictif (coût total du chemin menant jusqu'à lui). On attribue provisoirement un poids ∞ aux autres sommets v_i du graphe autre que X_d , $P(v_i) = \infty$. Le sommet de départ est placé dans la liste V .
 2. Parmi les sommets dont le poids n'est pas définitivement fixé, nous choisissons le sommet X de poids P minimal comme sommet à explorer.

3. Soit X_c le nœud courant. Pour chaque voisin immédiat v_i de X_c non traité, on calcule la distance s (la somme de poids de X_c et de poids de l'arrête reliant X_c à v_i) nécessaire à l'atteindre en partant de X_d . Si la distance s est inférieure au poids provisoirement affecté au sommet v_i , $s < P(v_i)$, on affecte provisoirement à v_i le nouveau poids s , $P(v_i) = s$, et on attribue $V(v_i) = v_i$.
4. Si le nœud courant est celui de destination, on passe à l'étape 5. Sinon, on choisit le nœud dont $P(v_i)$ est minimum et qui n'est pas visité, et on l'indique comme un nœud courant v_c . Passer à l'étape 3. On répète ceci jusqu'à ce qu'on arrive au point d'arrivée.
5. Le parcours est terminé : dans cette partie, on doit extraire le chemin final (chemin le plus court de X_d à Y_d). Il suffit de récupérer $V(v_c)$ pour connaître le nœud précédent. Le parcours s'exécute en sens inverse grâce à la liste V de la destination à la source.

L'exemple de la figure III-4 de la thèse [19], illustre le déroulement de l'algorithme de Dijkstra avec une unique source et une unique destination. La situation initiale d'un graphe est présentée avec la figure III-4(a). Les sommets représentés par des cercles et peuvent inclure un nombre (en rouge) représentant le coût minimal temporaire ou un nombre (en bleu) représentant le coût minimal final après le traitement du sommet. Les flèches indiquent la référence vers le sommet précédent sélectionné comme chemin de coût minimum.

L'algorithme traite d'abord le premier sommet en évaluant le coût par rapport aux différents sommets adjacents. Après le traitement, le résultat présenté sur la figure III-4(b) a été obtenu. L'algorithme continue de traiter les voisins du sommet source en commençant par le voisin le moins coûteux. La figure III-4(c) montre une des étapes intermédiaires de l'algorithme où les flèches indiquent le prédécesseur retenu jusqu'à cette étape. Une fois l'exécution de l'algorithme terminée, nous pouvons extraire le chemin de coût minimal en remontant les prédécesseurs du sommet destination jusqu'à atteindre le sommet source, comme indiqué par les flèches bleues sur la figure III-4(d).




Figure III-4. Déroulement de l'algorithme de Dijkstra [19]

(2) Algorithme A*

L'algorithme A* a été décrit pour la première fois en 1968 par P. Hart comme extension à l'algorithme de Dijkstra [20]. L'ajout principal consiste à utiliser une fonction dite heuristique qui contient une prédiction du coût d'un chemin passant par le sommet de départ jusqu'au nœud de destination. Cette fonction représente la distance euclidienne entre chaque sommet du graphe et le point d'arrivée.

- Soit un graphe $G(N ; A)$ avec N nœuds et A arcs, dont les poids sont positifs. Soit X_d le nœud de départ et Y_d le nœud de destination. Soit O la liste des nœuds en cours d'exploration, et C la liste des nœuds explorés.
- $G(v_i)$ désigne le coût du chemin de point de départ X_d à v_i .
- $H(v_i)$ est une estimation heuristique du coût pour aller du nœud v_i au point de destination Y_d .
- $F(v_i)$ est la somme des précédents, $F(v_i) = G(v_i) + H(v_i)$.
- $V(v_i)$ est la liste des nœuds qui précèdent v_i le long du chemin le plus court

- La fonction $h(vi1, vi2)$ est définie comme une fonction de prédiction de coût d'une route pour aller d'un nœud $vi1$ à un nœud $vi2$. Cette fonction permet d'estimer le coût d'un parcours sans savoir a priori s'il y a des obstacles.

Le fonctionnement de l'algorithme A^* se déroule comme suit [7], [21] :

1. Initialisation : La liste C et G initiale est vide, la liste O initiale contient le nœud de départ ($O = X_d$). La liste V initiale des nœuds précédents est vide. La liste H est initialisée comme $H(X_d) = h(X_d; Y_d)$.
2. Si la liste des nœuds en exploration est vide, on passe à l'étape 7. Sinon, on déclare le nœud courant vc comme étant le nœud de coût minimum existant dans la liste F . À l'itération 0, le nœud courant est donc X_d .
3. Si $vc = Y_d$ alors on calcule le chemin minimal trouvé. À l'aide de la liste P , le chemin minimal est extrait en sens opposé de la destination à la source. Sinon, on passe à l'étape 4.
4. On supprime vc de la liste O des nœuds, et on l'ajoute à la liste des nœuds explorés C .
5. Soit $R = \text{faux}$. Pour chaque nœud vni voisins immédiats de vc qui ne sont pas dans l'ensemble des nœuds examinés. On calcule C le coût du chemin passant par vc et vni ($C = G(vc) + \text{coût}(vc; vni)$). Si le nœud en cours d'exploration vni n'est pas encore dans O , on l'ajoute et on désigne $R = \text{vrai}$. Si le coût $C < G(vni)$ alors on désigne $R = \text{vrai}$.
6. Si $R = \text{faux}$, on revient à l'étape 2. Sinon, on indique que vni est un nœud en cours d'exploration, et le chemin le moins coûteux passant par vni a été trouvé alors $P(vni) = vc$, le coût $G(vni)$ est égale à C , et le coût prédit par l'heuristique également ($H(vni) = h(vni; Y_d)$). Enfin, le coût total estimé de la route la plus courte trouvée passant par les nœuds vc et vni est $F(vni) = G(vni) + H(vni)$. Retourner à l'étape 2.
7. Dans cette étape, il n'y a pas de route entre X_d et Y_d .

L'exemple de la figure III-5, tiré de la thèse [7], illustre les étapes de résolution du chemin le plus court sur un graphe simple, du nœud vert (source) au nœud rouge (destination). La première étape consiste à examiner un premier nœud voisin de X_d , qui est A . Le coût du chemin $G(A)$ qui débute à X_d et qui se termine à A est donc de 1,5, et l'estimation heuristique $H(A)$ (distance à vol d'oiseau de A vers Y_d) est 4. Le coût total estimé $F(A)$ est la somme de $G(A)$ et $H(A)$ est égale à 5,5. L'algorithme continue l'exploration des nœuds adjacents à X_d , qui est D . Le coût du chemin $G(D)$ est de 2 et l'estimation heuristique $H(D)$ est de 4,5. Au

total, le coût estimé $F(D)$ est de 6,5. L'algorithme choisit donc le minimum entre $F(D)$ et $F(A)$, donc le nœud A. A ce stade, il explore le sommet B. Le coût du chemin $G(B)$ est de 3,5 et la fonction heuristique $H(B)$ est de 2. Le coût total estimé $F(B)$ est 5,5. L'algorithme choisit donc de poursuivre l'exploration à partir du point B car $F(B)$ est inférieur à $F(D)$. Le seul voisin est C, et $F(C) = 6,5 + 4 = 10,5$. Ainsi, le chemin passant par (A, B, C) semble être plus long que le chemin passant par D ($F(D) = 6,5$). Il choisit de poursuivre l'exploration à partir du meilleur candidat, le nœud D. Le coût du chemin $G(E)$ qui débute à X_d et qui se termine à E est donc de 5, et l'estimation heuristique $H(E)$ de E vers Y_d est de 2. Le coût total estimé $F(E)$ est 7 c'est le chemin le plus court estimé. L'algorithme a trouvé le chemin le plus court, son coût est de 7 car $H(Y_d) = 0$ donc $F(Y_d) = G(Y_d) = 7 + 0 = 7$.




Figure III-5. Exemple d'un déroulement de l'algorithme de l'algorithme A* sur un graphe simple

c) Choix de la méthode de routage

Le routage automatique est un processus complexe qui nécessite des calculs intensifs et doit en même temps adhérer à certaines règles de conception et obtenir un taux de réussite élevé des routages. Comme nous avons vu, il existe plusieurs algorithmes qui servent à la définition des pistes du routage, nous avons adopté l'algorithme Dijkstra qui est basé sur la théorie des graphes pour la réalisation des pistes puisqu'il est simple à manipuler. Comparativement à l'algorithme A*, la complexité est nettement inférieure. Les avantages de l'algorithme Dijkstra sont la garantie de trouver le chemin à poids minimal et l'allocation d'un espace mémoire limité. Son principal inconvénient est la nécessité d'analyser l'ensemble des solutions possibles pour relier deux ou plusieurs sommets. Cependant, l'inconvénient majeur de l'algorithme A* est le fait que si les heuristiques ne sont pas admissibles, il ne trouve pas toujours le meilleur chemin, alors que l'algorithme de Dijkstra le trouvera toujours. L'objectif n'est pas de trouver directement la meilleure solution, comme le plus court chemin entre deux points mais de générer plusieurs routages qui seront ensuite évalués et optimisés. Le développement du code doit être réalisé dans un langage supporté par l'outil de simulation numérique utilisé. Nous adaptons le codage en Matlab.

4. Formulation du problème

Le but du processus d'optimisation est de minimiser les perturbations conduites en modifiant le routage d'un hacheur série. L'outil d'optimisation prend en compte les contraintes électriques afin d'éviter les chevauchements des pistes. La formulation du problème, y compris l'espace de conception, la fonction objectif, les contraintes et les variables de l'optimisation, sont décrits en détail dans les sections suivantes.

a) Espace de conception : Représentation matricielle de maillage

La carte du hacheur série est discrétisée pour définir l'espace de conception de l'algorithme d'optimisation. La première étape vise donc à construire le graphe de routage maillé qui représente la surface de discrétisation. Les nœuds (sommets) représentent les positions des composants possibles, et les arcs correspondent aux chemins possibles pour aller d'un composant à un autre.

Le graphe est représenté par une matrice $M \times M$ (M = nombre de nœuds). Le graphe est composé d'un ensemble de nœuds reliés les uns aux autres par des arêtes pondérées. Ces arêtes sont définies par des valeurs de poids $P_{ij} = G(i, j) = G_{ij}$ appelés coûts qui sont initialisés

aléatoirement. Cet espace fait référence à la zone 2D où les chemins sont définis. Chaque case de la matrice indique l'existence ou la non-existence d'un chemin direct entre une source et une destination. On notera $G_{ij} = P_{ij}$, lorsqu'il y a une route directe entre les nœuds i et j et $G_{ij} = \infty$, lorsque les nœuds i et j sont déconnectés. La matrice G représentant le maillage de la carte est définie comme suit.

$$G = \begin{pmatrix} G_{11} & \cdots & G_{1M} \\ \vdots & \ddots & \vdots \\ G_{M1} & \cdots & G_{MM} \end{pmatrix} \quad (\text{III-3})$$

$$G = \begin{pmatrix} P_{11} & P_{12} & \infty & \cdots & \infty \\ P_{21} & P_{22} & P_{23} & \cdots & \infty \\ \infty & P_{32} & P_{33} & \cdots & \infty \\ \vdots & \vdots & \vdots & \ddots & \vdots \\ \infty & \infty & \infty & \cdots & P_{MM} \end{pmatrix} \quad (\text{III-4})$$

Dans l'exemple de la carte de puissance de notre hacheur série, nous avons fixé M à 225, le graphe utilisé dans notre problématique décrit sur la figure III-6. Nous avons choisi de définir la distance entre deux sommets d'une même ligne ou colonne à 1 cm. La distance diagonale entre deux sommets est fixée à $\sqrt{2}$ mm. Le pas de discrétisation correspond à la distance entre deux nœuds voisins. Nous avons choisi de ne pas trop augmenter la densité de la grille car cela peut impliquer l'impossibilité d'éviter certains problèmes lors du routage automatique. Nous reviendrons plus loin sur ce point précis.



Figure III-6. Graphe utilisé dans notre cas

b) Les variables de conception

Généralement, les algorithmes de théorie des graphes modifient le chemin entre deux nœuds en se basant sur les informations concernant les arcs. Notre objectif est de générer un chemin différent à chaque itération entre deux points dans le graphe. Dans ce cas, nous avons attribué aléatoirement le poids P_{ij} de chaque arc à chaque itération. Par conséquent, la matrice G est modifiable à chaque itération pour générer une solution de routage différente. Si nous analysons cette étape, pour $M = 225$ nœuds, le nombre de variables dans la matrice G est de 1849. La complexité du problème implique qu'il est impossible de résoudre notre problème et de gouverner ces variables par l'AG. En effet, demander à un algorithme génétique de gouverner un nombre élevé de variables ne fonctionne pas. Ces variables étant très nombreuses, l'optimisation se retrouve entravée et dans l'impossibilité de chercher efficacement des nouvelles solutions qui tendraient vers le respect des contraintes CEM. Il a donc fallu trouver une formulation plus astucieuse afin de surmonter ce problème en optimisation. Nous avons proposé de fixer la matrice G . Par conséquent, d'une matrice G de taille (225×225) , nous nous retrouvons avec une autre matrice R , de même taille (225×225) . En effet, nous avons choisi de multiplier les 15 premières lignes de la matrice G par un vecteur aléatoire $X_i \{i = 1 \dots 15\}$ avec $[X_i] = \text{randi}([1, 10])$ et en continuant de la même manière jusqu'à la dernière ligne de la matrice G . Avec cette méthode, à chaque itération nous n'avons que 15 variables au lieu de 1849 dans le cas où $M = 225$. Nous avons ainsi une réduction importante des variables grâce à cette méthode pour générer des chemins différents. Cette réduction facilitera la formulation de notre problème par l'algorithme d'optimisation génétique. Enfin, l'avantage le plus considérable de cette réduction est la possibilité de gouverner le processus de routage par l'algorithme génétique couplé avec l'algorithme Dijkstra. Ainsi, les paramètres de l'optimisation sont les vecteurs X_i tandis que l'objectif à minimiser est relié aux spectres de perturbations. Nous avons schématisé cette réduction de taille sur la figure III-7.




Figure III-7. Illustration de la réduction de taille du nombre de variables

c) Stratégie du routage

(1) Algorithme de Dijkstra amélioré appliqué à notre problématique

Dans cette section, nous présentons la stratégie de la procédure du routage. Nous introduisons principalement l'amélioration de l'algorithme Dijkstra. Le processus de routage dans ce projet de thèse est mis en œuvre dans la procédure d'optimisation pour déterminer les chemins afin d'interconnecter les broches des composants sur la carte. Les différentes pistes peuvent être acheminées avec succès à l'aide d'un logiciel de routage automatique. L'algorithme de routage prend des structures de données en paramètres : le graphe (ou réseau d'interconnexions) constitué de nœuds (sommets) et d'arcs et une liste de nœuds de départ et d'arrivée. Pour générer des solutions de routages adaptées à notre problématique, nous avons apporté des modifications sur l'algorithme de Dijkstra classique. L'algorithme de Dijkstra dans sa version originale recherche tous les chemins optimaux entre un nœud de départ et tous les autres nœuds du graphe. Afin de pouvoir l'appliquer à notre problème du routage, il est nécessaire de pouvoir générer plusieurs chemins différents du point de départ au point cible en fonction des obstacles dans la grille. La première amélioration consiste à arrêter l'algorithme de Dijkstra dès qu'il trouve une solution de routage souhaitée. Cependant, dans le cas où il ne peut pas converger vers une solution de routage, l'algorithme de routage peut rester bloqué à un moment donné lors de la recherche d'une solution de routage. Dans ce cas, nous pouvons arrêter le processus après un certain temps de calcul. Cette technique améliore grandement les performances de l'algorithme. Une deuxième modification permet à l'algorithme de donner « plusieurs meilleurs » chemins entre les deux nœuds. Cette modification permet à l'algorithme de rechercher le chemin le plus court entre deux nœuds au lieu des chemins les plus courts entre un nœud et tous les autres nœuds du graphe. La troisième modification est l'ajout de contraintes électriques pour obtenir un circuit de connexion conforme (cf. paragraphe 4. c. 2). Le principe de cet algorithme est la répétition de

l'algorithme de Dijkstra, avec un test de changement de chemin entre les itérations. L'algorithme de Dijkstra modifié nous donne un ensemble de chemins pour un nœud initial donné vers un nœud cible donné. Dans la section suivante, nous expliquerons les contraintes des règles de conception qui incluent des contraintes comme des contraintes géométriques et électriques pour éviter les conflits entre les pistes.

(2) Description des problèmes à éviter lors de la phase du routage

L'exigence du processus de routage est de générer de manière aléatoire différents routages en évitant les croisements entre les pistes. Il faut donc être capable de vérifier le circuit de connexion réalisé. Il est impératif de garantir l'absence de courts circuits et le croisement de pistes normalement isolées. Les contraintes doivent être définies de façon générique de manière que n'importe quel circuit de connexion puisse être analysé. En prenant l'exemple de la figure III-8, cette figure présente un exemple de graphe à 49 nœuds représentant les conflits des pistes qui peuvent exister dans le graphe. Il existe deux chemins qui se croisent dans cette figure. Le premier chemin (en bleu) est dirigé depuis le sommet 9 (sommet en rouge) au sommet 33 (en vert). Le deuxième chemin (en rose) est dirigé depuis le sommet 37 (en rouge) au sommet 19 (en vert). Il existe deux types de croisements entre les deux chemins, le chemin 1 croise le chemin 2 en deux arcs diagonaux et le chemin 1 également traverse le chemin 2 au point d'extrémité 19.




Figure III-8. Exemple de deux chemins avec la combinaison des deux contraintes

- Chemin 1 = 9 **17 25 19** 27 33
- Chemin 2 = 37 31 **24 18 19**

Avant d'effectuer la procédure d'optimisation, les exigences électriques sont configurées lors de la conception de routage. Pour éviter le croisement entre les arcs (figure III-9), nous avons mis une fonction au sein de l'algorithme permettant à chaque itération de

vérifier que l'arc reliant les deux sommets choisis est bien valide : pour un arc allant d'un sommet à un sommet voisin, l'algorithme analyse si un arc déjà emprunté croise ce chemin. Si c'est le cas l'algorithme doit définir un autre chemin.




Figure III-9. Exemple de croisement des arcs diagonaux (a), exemple d'une solution possible après l'ajout de la fonction pour éviter le croisement des arcs (b)

- Chemin 1 = 31 25 Chemin 2 = 31 **23** 17 25
- Chemin 1 = 24 32 Chemin 2 = 24 32

Une autre contrainte est la possibilité que les chemins se croisent aux sommets. Afin d'éviter le croisement entre les sommets (figure III-10), nous plaçons tous les points constituant un chemin déjà établi dans une liste fermée. Autrement dit, à chaque itération les points de liste sauvegardés sont exclus de la recherche et ne peuvent pas figurer dans les autres chemins.




Figure III-10. Exemple de croisement entre les sommets (a), solution **possible** après ajout de la fonction pour éviter le croisement des sommets (b)

- Chemin 1= 11 18 **25** 31 Chemin 1= 11 18 25 31
- Chemin 2= 17 **25** 33 Chemin 2= 17 24 30 38 39 33 33

En combinant les deux types de croisements, l'algorithme peut utiliser les deux fonctions simultanément, comme le montre la figure III-11.




Figure III-11. Exemple de deux chemins avec la combinaison des deux contraintes (a), solution **possible** après l'ajout de la fonction pour éviter le croisement (b)

- Chemin 1 = 37 31 **24 18 19** Chemin 1 = 37 31 39 40 34 26 18 19
- Chemin 2 = 9 **17 25 19** 27 33 Chemin 2 = 9 16 23 24 32 33 39 33

d) Couplage d'un graphe à la modélisation Q3D de convertisseurs

(1) Largeur des pistes et construction des pistes

La largeur de la piste de PCB est un paramètre important qui doit également être pris en compte par le processus du routage. Le processus de génération des routages que nous avons développé sur Matlab ne permet pas de définir la largeur de pistes. Dans ce cas, il faudra construire les pistes à partir des chemins obtenus sur Matlab. Nous avons défini une largeur de piste inférieure à la valeur du pas de discrétisation $N = 1\text{cm}$ du maillage. Ceci afin d'éviter qu'aucun chevauchement ne puisse se produire entre deux pistes parallèles pour assurer une isolation suffisante entre elles. La largeur des pistes de PCB est conçue en fonction du courant nominal d'entrée pour garantir la circulation d'un niveau de courant donné. Les chemins obtenus sur Matlab sont utilisés pour construire les pistes de routage. Une fois l'ensemble des chemins obtenus, les informations des chemins (les points) sont stockées sous forme de vecteurs (voir la section 4.c.2). Connaissant ces informations, on peut en déduire les coordonnées de chaque sommet inclus dans le chemin. Par exemple, à partir de deux nœuds A et B avec $A = (X_A, Y_A)$ et $B = (X_B, Y_B)$, on doit construire un rectangle

représentant la piste. La figure III-12 illustre la piste de routage, le fil bleu se trouvant dans la zone représente le chemin qui relie deux sommets. Il a donc fallu déterminer les coordonnées des points $F = (X_F, Y_F)$ et $C = (X_C, Y_C)$.




Figure III-12. Illustration de la construction d'une piste

On va commencer par calculer l'angle θ qui est donné comme suit :

$$\theta = \tan^{-1} \left(\frac{DX}{DY} \right) \quad (\text{III-5})$$

Puisque la largeur de la piste l et X_A sont connus, la relation entre les points A et C est régie par les deux relations suivantes :

$$\cos \left(\frac{\pi}{2} - \theta \right) = \frac{X_C - X_A}{\frac{l}{2}} \quad (\text{III-6})$$

$$\sin \left(\frac{\pi}{2} - \theta \right) = \frac{Y_A - Y_C}{\frac{l}{2}} \quad (\text{III-7})$$

En utilisant les équations (6) et (7), les formulations deviennent :

$$X_C = l/2 \cos \left(\frac{\pi}{2} - \theta \right) + X_A \quad (\text{III-8})$$

$$Y_C = -l/2 \sin \left(\frac{\pi}{2} - \theta \right) + Y_A \quad (\text{III-9})$$

De même, nous pouvons déterminer les coordonnées du point F, nous avons donc :

$$X_F = -l/2 \cos\left(\frac{\pi}{2} - \theta\right) + X_B \quad (\text{III-10})$$

$$Y_F = l/2 \sin\left(\frac{\pi}{2} - \theta\right) + X_B \quad (\text{III-11})$$

(2) Association des différentes pistes

Une fois les pistes établies, vient l'étape de l'association des différentes pistes de routage. La Figure III-13 montre un exemple où trois pistes sont reliées. Quand les pistes forment un angle nul entre elles, les pistes sont alignées. Dans le cas contraire, il est alors impératif de construire des liaisons entre les pistes. L'exemple de la figure III-14 montre les liaisons (en rouge) ajoutées qui sont générées et incorporées dans le fichier DXF du circuit.




Figure III-13. Liaison à trois pistes




Figure III-14. Liaison à trois pistes avec liaisons

e) Fonction objectif de type gabarit

Comme mentionné précédemment, l'objectif principal de cette étude est de trouver la meilleure solution de routage permettant le meilleur comportement respectant les aspects de CEM liés aux émissions conduites. La fonction objectif proposée minimise les spectres de perturbations conduites sur une gamme de fréquences sélectionnée. L'optimum obtenu dépend donc de la bande de fréquences considérée. En effet, le circuit génère des perturbations conduites mesurables au niveau des RSIL. Les points les plus critiques du spectre sont les fréquences auxquelles l'amplitude du spectre dépasse la limite acceptée par la norme. Pour cette raison, la fonction objectif proposée est la somme des différences entre l'amplitude spectrale des perturbations de routage de l'itération courante qui sont appelées $y(i)$ et le seuil y_0 , qui est un gabarit selon la norme CEM EN 55022 (y_0), **à moins que les raies spectrales $y(i)$ soient supérieures à y_0** , comme défini en (12). Le but de l'optimisation est de minimiser cette fonction objectif et donc réduire le dépassement du spectre par rapport à la norme (figure III-15). Cette minimisation peut être obtenue en réduisant le niveau des amplitudes critiques ou en modifiant leurs fréquences.




Figure III-15. Illustration de la fonction objectif

$$Fobj = \sum_{i=0}^n (y(i) - y_0(i)) \quad (\text{III-12})$$

Les limites de la gamme de fréquences (f_0 et f_t) doivent être déterminées avec précision. Nous avons choisi de calculer la fonction objectif sur une gamme de fréquences (f_0 , f_t) de 5 MHz à 30 MHz. Rien ne nous empêche de choisir toutes les fréquences de la plage normative. En contrepartie, le spectre étant défini sur une large bande de fréquences variant entre 100 kHz et 30 MHz, il est difficile de minimiser l'amplitude du spectre sur tout le spectre avec une seule optimisation.

De plus, il a été montré dans [22] que le routage a une influence significative sur la tension en MC et MD dans les hautes fréquences. Etant donné que l'influence du routage est négligeable en basse fréquence (BF), il n'est pas nécessaire de fixer une limite basse (f_0) trop basse et il n'est pas indispensable de choisir une fréquence maximum (f_t) non plus trop importante car notre modèle est valide jusqu'à 30 MHz. La fonction objectif proposée est relative à un seul mode, soit mode différentiel DM ou mode commun CM ou relative à deux modes de perturbations (MD et MC) de façon simultanée.

Fonction objectif 1 relative à un seul mode de perturbations : Algorithme1

```

1:   f0=5e6 ;
2:   ff=30e6;
3:   freq=vectf1(2);
4:   Finit=(f0/freq)+1;%FREQUENCE INITIALE
5:   Ffin=(ff/freq)+1;% FREQUENCE FINALE
6:   yo = interp1([ 0.15e6 0.5e6 4.99999e6 5e6 30e6],[66 56 56 60 60],
   vectf1, 'PCHIP'); % norme
7:   for i = round(Finit):round(Ffin)
8:       if y(i)>yo(i)
9:           fcout=fcout+(y(i)-yo(i));
10:      end
11:   end

```

La seconde fonction de coût est la suivante : nous implémentons le calcul de la fonction objectif dans le code de la manière suivante, cf. Algorithme 2

$$Fobj2 = \sum_{i=f_0}^{f_t} (y_{CM}(i) - y_0(i)) + \sum_{i=f_0}^{f_t} (y_{DM}(i) - y_0(i)) \quad (III-13)$$

Fonction objectif 2 relative à deux modes de perturbations de façon simultanée : Algorithme 2

```

1:   f0=5e6;
2:   ff=30e6;
3:   freq=vectf1(2);
4:   Finit=(f0/freq)+1;%FREQUENCE INITIALE
5:   Ffin=(ff/freq)+1;% FREQUENCE FINALE
6:   fcout1=0;
7:   fcout2=0;
8:   yo = interp1([ 0.15e6 0.5e6 4.99999e6 5e6 30e6], [66 56 56 60 60],
   vectf1, 'PCHIP');
9:   for i = round(Finit):round(Ffin)
10:      if fft_vcm(i)>yo(i)
11:          fcout1=fcout1+(fft_vcm(i)-yo(i));
12:      end
13:      if fft_vdm(i)>yo(i)
14:          fcout2=fcout2+(fft_vdm(i)-yo(i));
15:      end
16:      fcout=fcout1+fcout2;
17:   end

```

D. Conclusion du troisième chapitre

Ce chapitre s'est concentré sur la méthodologie d'optimisation en formulant d'abord le problème, puis en expliquant comment les solutions des routages ont été obtenues et enfin en développant le processus d'optimisation lui-même. La démarche d'optimisation automatisée a été exploitée sur un hacheur série. L'outil d'automatisation d'optimisation développé utilise une méthode d'optimisation stochastique AG pour rechercher la solution optimale. Nous proposerons alors dans le chapitre suivant les résultats de simulations et de mesures. La précision des résultats va bien entendu dépendre de la finesse et de la gamme de fréquence sur laquelle sont renseignées les fonctions objectifs.

E. Bibliographie

- [1] H. Hachimi, Hybridations d'algorithmes métaheuristiques en optimization globale et leurs applications, Thèse de doctorat en cotutelle, Université Mohammed V Agdal, Institut National des sciences appliquées de Rouen, 2013
- [2] X. Deng, Y. Yao, and J. Chen, "Improving Depth-First Search Algorithm of VLSI Wire Routing with Pruning and Iterative Deepening," *Conference: International Conference on Artificial Intelligence and Computational Intelligence* Ed. by Hepu Deng et al. Berlin, Heidelberg: Springer Berlin Heidelberg, 2011, pp. 100{107. isbn: 978-3-642-24282-3.
- [3] J. Dong, H. Zhu, M. Xie and X. Zeng, "Graph Steiner tree construction and its routing applications," *2013 IEEE 10th International Conference on ASIC*, Shenzhen, 2013, pp. 1-4.
- [4] M. Davis and H. Putnam, "A computing procedure for quantification theory," *Journal of the ACM*, vol. 7, no. 3, pp. 201–215, 1960.
- [5] G. Dantzig, Origins of the simplex Method, A history of scientific computing, June 1990.
- [6] R. Bellman, "Dynamic programming and lagrange multipliers," *Proceedings of the National Academy of Sciences of the United States of America*, vol. 42, no. 10, p. 767,

1956.

- [7] L. Etienne, Techniques de routage Pseudo-aléatoire pour une application micro-électronique, Thèse de doctorat, Université de Montréal, 2012.
- [8] K. Zaidi, Système Interactif d'Aide au Déplacement Multimodal (SIADM), Université des Sciences et Technologies de Lille, 2006.
- [9] R. Y. Chang, W. Chung and S. Lin, "A* Algorithm Inspired Memory-Efficient Detection for MIMO Systems," in *IEEE Wireless Communications Letters*, vol. 1, no. 5, pp. 508-511, October 2012.
- [10] O. V. Gnana Swathika and S. Hemamalini, "Prims-Aided Dijkstra Algorithm for Adaptive Protection in Microgrids," in *IEEE Journal of Emerging and Selected Topics in Power Electronics*, vol. 4, no. 4, pp. 1279-1286, Dec. 2016.
- [11] J. Kruskal, "On the shortest spanning subtree of a graph and the traveling salesman problem," *Proceedings of the American Mathematical Society*, vol. 7, pp. 50, 48, Feb. 1956.
- [12] C. Duin and S. Voß. The Pilot method: A strategy for heuristic repetition with application to the Steiner problem in graphs. *Networks*, 34 :181.191, 1999.
- [13] Fisher, R. S., "A multi-pass, multi-algorithm approach to PCB routing," *Design Automation Conference*, 82-91, 1978.
- [14] F. Rubin, "The Lee Path Connection Algorithm," in *IEEE Transactions on Computers*, vol. C-23, no. 9, pp. 907-914, Sept. 1974.
- [15] Jason Hingston, P. L., "Routage automatique topologique, Mappage d'un espace

changeant", Janvier 2002.

- [16] Z. Liu, Y. Kong and B. Su, "An improved genetic algorithm based on the shortest path problem," *2016 IEEE International Conference on Information and Automation (ICIA)*, Ningbo, China, 2016, pp. 328-332.
- [17] T. De Oliveira, Optimisation du routage d'un filtre CEM, Thèse de doctorat, Université de Grenoble, 2012.
- [18] E. W. Dijkstra, "A note on two problems in connexion with graphs," *Numerische Mathematik*, vol.1, pp. 269-271, Dec, 1959.
- [19] E. Lao, Placement et routage de circuits mixtes analogiques-numériques CMOS, Thèse de doctorat, Sorbonne Université, 2018.
- [20] M. Nosrati, R. Karimi, A. H. Hasanvand, "Investigation of the * (star) search algorithms: Characteristics methods and approaches", *World Applied Programming*, pp. 251-256, 2012.
- [21] X. Liu and D. Gong, "A comparative study of A-star algorithms for search and rescue in perfect maze," *2011 International Conference on Electric Information and Control Engineering*, 2011, pp. 24-27.
- [22] M. Ferber *et al.*, "Discrete optimization of EMI filter using a genetic algorithm," *2014 International Symposium on Electromagnetic Compatibility, Tokyo*, Tokyo, Japan, 2014, pp. 29-32.

Chapitre IV : Résultats et expérimentation

Sommaire

CHAPITRE IV : RESULTATS ET EXPERIMENTATION.....	166
A. INTRODUCTION.....	167
B. IMPLEMENTATION LOGICIELLE DE L'APPROCHE : SOLVEUR D'OPTIMISATION	167
C. MISE EN PLACE D'UNE PROCEDURE AUTOMATIQUE DE LANCEMENT DES OPTIMISATIONS : VERS UN PARALLELISME DU CALCUL	169
D. OPTIMISATION DU CONVERTISSEUR VIS-A-VIS DES CONTRAINTES CEM	170
1. <i>Optimisation du mode différentiel du convertisseur</i>	171
a) Analyse des résultats de simulation et conclusions	172
b) Validation expérimentale	174
(1) Configuration expérimentale	174
(2) Comparaisons des spectres en MD mesurés	176
(3) Comparaisons des spectres en MC mesurés	178
2. <i>Optimisation de deux modes simultanément</i>	180
a) Evaluation des résultats	181
b) Validation expérimentale.....	181
(1) Comparaison des mesures de la tension en MC pour les deux routages	182
(2) Comparaison des mesures de la tension en MD pour les deux routages.....	184
c) Mesure des impédances	186
(1) Configuration pour mesure de l'impédance de MC: ZMC	186
(2) Configuration pour la mesure d'impédance de mode différentiel: ZMD	187
(3) Comparaison entre la simulation et les mesures: validation du modèle d'impédance du convertisseur .	189
(4) Comparaison de la simulation et des mesures des ZMC « vues » par le point milieu avec les composants actifs remplacés par des circuits ouverts	189
(a) ZMC en déconnectant la charge	189
(b) ZMC en déconnectant le RSIL	189
(c) Comparaison ZMC en déconnectant la charge et le RSIL pour le routage de référence	190
(5) Comparaison de la simulation et des mesures pour les ZMD « vues » par le MOSFET et la diode	190
(a) ZMD « vu » par le MOSFET	190
(b) ZMD « vue » par la diode.....	191
E. CONCLUSION.....	191
F. BIBLIOGRAPHIE	191

A. Introduction

Au cours des précédents chapitres, nous avons détaillé le fonctionnement de l'approche d'optimisation sous contraintes CEM. Dans ce chapitre, nous allons à présent utiliser le modèle global du convertisseur pour réaliser plusieurs optimisations sous contraintes CEM. Nous présentons d'abord la mise en œuvre logicielle de l'approche d'optimisation dans l'environnement de calcul Matlab orienté pour l'optimisation. Nous avons utilisé un algorithme génétique implanté dans l'environnement Matlab (AG Toolbox) pour la recherche d'une solution optimale dont nous présenterons les principes dans la suite de ce chapitre. La partie qui suit détaille les différentes optimisations réalisées et décrit le banc de mesure utilisé pour valider notre approche. Pour chaque optimisation, les résultats numériques obtenus seront présentés et évalués théoriquement et seront comparés aux différentes mesures expérimentales. Pour valider notre approche et expliquer l'amélioration du comportement CEM du convertisseur, des mesures d'impédances seront effectuées.

B. Implémentation logicielle de l'approche : Solveur d'optimisation

Nous présentons brièvement l'environnement d'AG Toolbox de Matlab orienté pour l'optimisation. La fonction d'optimisation AG dans l'outil d'optimisation de Matlab prend en entrée une fonction fitness, les limites supérieures et inférieures des variables à optimiser (contraintes de bornes), ainsi que les paramètres de l'algorithme comme les conditions d'arrêts et les pourcentages des opérateurs de mutation et de croisement, comme indiqué sur la figure IV-1. La fonction fitness contient le codage de la procédure de génération des solutions des routages et un script, codé en VB. Ce script appelle la modélisation numérique et la simulation du convertisseur d'étude. Les sorties de l'algorithme d'optimisation sont la valeur optimale de l'objectif et la combinaison optimale correspondante du vecteur de paramètres de conception. L'initialisation de la population est la première étape de l'AG, cette étape est importante et consiste à générer un ensemble de solutions initiales. Il existe principalement deux types d'initialisation, à savoir l'initialisation aléatoire et l'initialisation heuristique. Le choix de la population initiale est important car il peut rendre plus ou moins rapide la convergence vers l'optimum global. L'initialisation aléatoire est adoptée dans cette thèse pour augmenter la diversité de la population initiale.




Figure IV-1. Interface de la procédure d'optimisation

L'algorithme génétique est basé sur une analogie avec la théorie de l'évolution des espèces introduite par Darwin [1]. Le mécanisme de l'algorithme génétique est fondé sur les principes de la génétique et de la sélection naturelle. Il s'agit d'un algorithme stochastique basé sur la population qui effectue une recherche aléatoire parmi les membres de la population par des opérations génétiques : mutation et croisement. Ces opérateurs sont appliqués sur la population pour en générer une nouvelle population plus performante. Le croisement est basé sur un mélange des individus de la population. La mutation modifie aléatoirement des individus au sein de la population. Selon le même principe, l'AG part d'une population de solutions initiales, les fait se reproduire (les meilleures solutions ont plus de chances de se reproduire), créant ainsi la nouvelle génération de solutions pour créer une nouvelle génération. En répétant ce cycle plusieurs fois, on obtient une population composée de solutions meilleures. La convergence est atteinte lorsque la fonction objectif n'évolue plus de manière significative, le critère d'arrêt étant défini par un nombre maximal de générations à évaluer ou un nombre de générations consécutives sans amélioration notable de la fonction objectif. La description de la procédure de l'AG est donnée par la figure IV-2.




Figure IV-2. Boucle d'optimisation par algorithme génétique

C. Mise en place d'une procédure automatique de lancement des optimisations : Vers un parallélisme du calcul

L'inconvénient majeur de la procédure d'optimisation itérative est le temps de calcul. En effet, nous avons lancé un essai d'optimisation comprenant 1500 itérations en série qui ont

nécessité deux semaines de calcul. Nous avons donc exploré les possibilités offertes par la parallélisation des calculs qui sont, par nature, indépendants les uns des autres. Les résultats de la même optimisation réalisée au moyen d'une parallélisation du calcul ont été obtenus au bout d'une semaine de calcul (utilisation d'un calculateur permettant de lancer des calculs indépendants : voir paragraphe suivant). Les optimisations sont ainsi pilotées par des scripts en langage VBscript. Cela permet d'utiliser des conditions, des boucles, d'exporter des résultats et de créer des configurations aléatoires... Nous avons implémenté les tests de simulation sur un PC possédant les caractéristiques suivantes : Windows 10 / Intel Core i7 / 3,40 GHz / 32 Go. Pour chaque itération, nous avons réalisé 4 calculs en parallèle (multithread). Nous commençons par générer un routage. Si l'algorithme de Dijkstra ne converge pas et ne peut pas nous donner une solution de routage complète, nous sortons de la boucle et nous écartons cette solution non réalisable en attribuant à la fonction objectif une valeur très grande, 10^7 , afin d'aider l'algorithme d'optimisation à converger. En effet, plus le nombre des contraintes électriques à éviter augmente plus la convergence de l'algorithme Dijkstra est impactée. C'est pourquoi, nous avons choisi de mettre à la fonction objectif une valeur plus élevée. Toutefois, notre choix n'est pas trivial. Nous avons vérifié les valeurs de fonctions objectifs, qui prennent maximum environ 10^5 , dans le cas des circuits générés qui respectent les contraintes électriques (court circuits, isolation entre les pistes). Si les contraintes électriques sont donc respectées, nous utilisons cette configuration pour effectuer la modélisation numérique et la simulation électrique. À l'issue de chaque calcul, nous récupérons la valeur de fonction objectif pour tester si le design obtenu satisfait la condition d'arrêt à savoir que la condition sur les PEM générées est remplie. Si cette condition est remplie, nous sauvegardons le design obtenu. Sinon, nous gardons la configuration du convertisseur en cours, et nous relançons une autre optimisation.

D. Optimisation du convertisseur vis-à-vis des contraintes CEM

Nous réalisons maintenant les optimisations du PCB en évaluant les performances de notre modèle global avec différentes configurations initiales conçues. Nous espérons obtenir des configurations du convertisseur (i.e. minimisant la fonction objectif) qui respectent la norme CEM. Les performances de la procédure d'optimisation proposée ont été évaluées numériquement et expérimentalement pour plusieurs topologies de circuits de hacheur.

1. Optimisation du mode différentiel du convertisseur

Dans un premier temps, une optimisation uniquement sur le mode différentiel du convertisseur est réalisée. Dans cette section, le processus d'optimisation du routage a été lancé pour obtenir les perturbations conduites les plus faibles pour les émissions en MD. Les résultats de l'optimisation ont été obtenus avec différents paramètres. Nous avons choisi par exemple le codage de type réel pour chaque solution. Après avoir sélectionné le type de population, il est nécessaire de fixer la taille de la population, qui représente un paramètre très important dans la convergence de la méthode des algorithmes génétiques. Si la taille initiale de la population est petite il est possible qu'elle soit complètement centrée autour de l'optimum local, l'AG aura donc du mal à se déplacer vers l'optimum global. En revanche, si la taille de la population initiale est importante le nombre de solutions augmente et se rapproche de la solution optimale, mais si la population est trop importante, le temps de convergence sera trop long. La taille de la population initiale dans la boucle a été fixée à 50 solutions (après essais). La boucle d'optimisation avait 30 itérations comme critère d'arrêt, même si le fait de n'avoir que 30 itérations ne permet pas d'aboutir à la solution optimale, cela aide à réduire le temps de calcul. Cette valeur peut être facilement augmentée si une puissance de calcul suffisante est disponible. En cas de variation significative du résultat, l'utilisation de plus de générations et/ou une population de plus grande taille est nécessaire. Bien sûr, dans notre cas rien ne prouve qu'on atteigne le minimum global de la fonction objectif. Il n'existe pas beaucoup des degrés de liberté pour réaliser des routages complètement différents, et il est peu probable que des solutions radicalement différentes ne soient pas testées. La durée moyenne de traitement d'une solution de routage est d'environ 15min. Le temps total d'une optimisation est donc estimé à presque 7 jours. Un tel paramétrage implique cependant que seulement 50×30 solutions ont été testées.

Les autres paramètres de Matlab AG tools sont mentionnés dans le tableau IV-1.

Tableau IV-1. Paramètres de l'AG

Paramètres	Valeur	Description
Population type	Double vector	Codage de type réel
Population size	50	Taille de la population
Elite count	2	Nombre des meilleurs individus
Crossover fraction	0,8	Probabilité de croisement
Migration Direction	Forward	Fonction de mutation
Selection function	Stochastic uniform	Fonction de sélection
Migration Fraction	0.2	Probabilité de mutation
Generations	30	Condition d'arrêt
Time limit	Inf	Condition d'arrêt

a) Analyse des résultats de simulation et conclusions

L'algorithme a minimisé la fonction de coût suivant le mode différentiel dans la gamme de fréquences de 5 MHz à 30 MHz. La solution de routage optimale obtenue en fin de processus d'optimisation est présentée sur la figure IV-3 (b). Pour valider notre méthodologie, un routage standard a été conçu manuellement en se basant sur les méthodes habituelles, comme illustrée sur la figure IV-3 (a) (routage de référence). Bien que le routage obtenu présente un aspect général quelque peu surprenant, la réduction des perturbations est substantielle (figure IV-4).





Figure IV-3. (a) : Routage de référence 1 du circuit de hacheur, (b) : Routage optimal du circuit de hacheur

La solution issue du processus d'optimisation a été analysée en MD, dans les domaines temporel et fréquentiel. La figure IV-4 présente la comparaison des spectres de la tension en MD du routage de référence (spectre en rouge) et la tension en MD de la solution optimisée (spectre en bleu). L'analyse des résultats d'optimisation montre que le routage optimisé conduit à un meilleur comportement en MD par rapport au routage standard. On observe une différence au niveau de la période des oscillations et un écart aussi au niveau de l'amplitude. On peut clairement constater qu'une atténuation de presque 4 dB à partir de 500 kHz.







Figure IV- IV-4. Comparaison des simulations de la tension en MD : Zoom avant sur les commutations (a), domaine temporel : signal temporel (b), domaine fréquentiel : spectre du signal (c)

b) Validation expérimentale

(1) Configuration expérimentale

Pour valider les résultats de la simulation, des mesures expérimentales ont été effectuées. Les deux routages sont construits et testés afin de pouvoir comparer les résultats d'optimisation avec la solution standard. Les signaux mesurés ont été enregistrés avec un oscilloscope (LeCroy WRHRO64Zi), sur les résistances R2 et R2' du réseau de stabilisation

d'impédance de ligne (RSIL). La taille maximale des cartes réalisées a été fixée à 16 cm × 16 cm. Les composants de la configuration expérimentale sont les suivants :

- Alimentation DC : 100 V, 1 A.
- Réseau de stabilisation d'impédance de ligne (RSIL) : 50Ω : Prana Tegam- 50Ω- 50μH
- Sonde TEKtronix TCP 312, connectée à un amplificateur TEKtronix TCP A300 AC / DC.
- Sonde différentielle de tension TESTEC de bande passante 100 MHz.
- Charge RL

Afin d'expliquer la disposition des différents éléments du système et la configuration des mesures, nous présentons la synoptique du banc sur la Figure IV-5.




Figure IV-5. Protocole de mesure des perturbations CEM conduites

La configuration de banc de mesure est illustrée à la figure IV-6.





Figure IV-6. Illustration du banc de test pour la mesure des perturbations conduites

(2) Comparaisons des spectres en MD mesurés

Les EMI en MD mesurés pour le routage optimisé et le routage standard sont comparés sur la figure IV-7 (a) et (b).






Figure IV-7. Comparaison des mesures de la tension en MD pour les deux routages dans le domaine temporel :
Zoom avant sur les commutations (a), domaine temporel : signal temporel (b)

La comparaison du spectre de tension de MD entre les deux routages dans le domaine fréquentiel est illustrée dans la figure IV-8 (a), (b). Concernant la solution optimisée de routage, nous pouvons clairement observer que le routage améliore significativement le comportement CEM du hacheur série comparativement à la solution standard. Le gain atteint presque 4 dB en amplitude, ce qui concorde globalement avec les résultats en simulation. Les principales différences apparaissent de 300 kHz à 1 MHz et de 5 MHz à 30 MHz.




Figure IV-8. Comparaison des mesures de la tension en MD pour les deux routages : Zoom avant sur la gamme de fréquence de 5 MHz à 30 MHz (a), spectre dans le domaine fréquentiel (b)

(3) Comparaisons des spectres en MC mesurés

Cette section présente la comparaison des spectres des tensions de mode commun pour les deux cas (figure IV-9). En comparant les spectres, on observe qu'aucune amélioration significative n'est obtenue en MC car la contrainte de bruit MC n'est pas pris en compte dans la fonction objectif. Il est clair que le spectre pour le routage optimisé présente un contenu nettement plus important que la solution de référence.




Figure IV-9. Comparaison des mesures de la tension en MC pour les deux routages : Zoom avant sur les commutations (a), domaine temporel (b), domaine fréquentiel (c)

Nous constatons que l'amélioration en MD engendre une dégradation des performances en MC. Il convient donc d'étendre le critère d'optimisation au MC.

2. Optimisation de deux modes simultanément

Il s'agit ici d'optimiser le convertisseur suivant les deux modes (mode différentiel et mode commun) de façon simultanée. Nous avons utilisé la même approche mais en introduisant la minimisation des deux modes au sein de la fonction de coût dans la gamme de fréquences de 5 MHz à 30 MHz. Pour valider notre méthodologie, un routage standard a été conçu manuellement avec des pistes larges, comme illustré sur la figure IV-10 (a). La solution de routage obtenue à partir du processus d'optimisation est illustrée à la figure IV-10 (b).




Figure IV-10. Routage standard (a), Routage optimisé (b)

Les degrés de liberté de la procédure de génération de routage reposent principalement sur :

- 1) La largeur de la piste de PCB, conçue en fonction du courant nominal d'entrée. Le processus de génération des routages que nous avons développé ne permet pas de définir une largeur de piste supérieure à la valeur du pas de discrétisation $N = 1\text{cm}$ du maillage. Nous avons choisi de faire varier la largeur de manière totalement aléatoire entre 1 mm et 6 mm, ce qui est supérieur à la largeur minimale (0,3 mm). Ceci afin d'éviter qu'aucun chevauchement ne puisse se produire entre deux pistes parallèles pour assurer une isolation suffisante entre elles.
- 2) La distance entre les pistes de PCB parallèles au moins égale à la largeur des pistes
- 3) Tous les angles entre les chemins sont autorisés.

a) Evaluation des résultats

Les solutions ont été évaluées en utilisant à la fois l'analyse des deux modes (MC et MD) (cf. paragraphe III-3). Les spectres de tensions de mode commun et de tensions de mode différentiel pour les cas de test sont présentés dans (Fig IV-11).





Figure IV-11. Comparaison des simulations de la tension en MC pour les deux routages : domaine fréquentiel (a), comparaison des simulations de la tension en MD pour les deux routages : domaine fréquentiel (b)

La solution obtenue pour le routage optimisé (spectre bleu) conduit à un comportement meilleur par rapport à la solution standard (spectre rouge). En effet, l'analyse des résultats d'optimisation montre qu'on a d'une part une réduction de 3 dB pour le spectre V_{MC} dans la plage de fréquences de 1 MHz à 30 MHz. D'autre part, l'amplitude du spectre de V_{MD} est réduite de 4 dB par rapport à la solution de référence sur toute la plage de fréquences définie dans la fonction objectif.


b) Validation expérimentale

Une comparaison expérimentale a été faite pour valider le processus d'optimisation. Le routage obtenu après optimisation a été réalisé et testé afin de pouvoir comparer les résultats d'optimisation avec la topologie classique. La configuration de mesure utilisée reste celle proposée dans la section D-1. Les mesures expérimentales ont été comparées aux simulations théoriques.

(1) Comparaison des mesures de la tension en MC pour les deux routages



(a)



(b)

Figure IV-12. Comparaison des mesures de la tension en MC pour les deux routages : Zoom avant sur les deux commutations (a), domaine temporel (b)




Figure IV-13. Comparaison des mesures de la tension en MC pour les deux routages : Zoom avant sur la gamme de fréquence > 5 MHz (a), domaine fréquentiel (b)

Les résultats dans le domaine temporel (figure IV-12) montrent des différences dans l'amplitude des oscillations. Dans le domaine fréquentiel (figure IV-13), des différences dans l'amplitude du spectre existent à partir d'une fréquence de 5 MHz avec une différence de 3 dB μ V maximum. Cependant, cette amélioration se situe dans une plage étroite et n'entraînera pas une amélioration globale dans le spectre du routage optimisé.

(2) Comparaison des mesures de la tension en MD pour les deux routages




Figure IV-14. Comparaison des mesures de la tension en MD pour les deux routages : Zoom avant sur les deux commutations (a), domaine temporel (b)




Figure IV-15. Comparaison des mesures de la tension en MD pour les deux routages : Zoom avant sur la gamme de fréquences > 800 kHz (a), domaine fréquentiel (b)

Les figures IV-14 et IV-15 montrent la comparaison des mesures de la tension en MD pour les deux routages. La différence dans l'amplitude de deux spectres est plus importante en MD. L'atténuation EMI de 4 dB est atteinte notamment à partir de 800 kHz.

Les résultats expérimentaux montrent que la méthode proposée fournit un routage optimisé avec une réduction des perturbations générées par le hacheur en MC et en MD par rapport à la topologie de référence. En analysant les résultats de l'optimisation, on constate que l'algorithme influe principalement sur les pistes qui se situent dans la cellule de

commutation. On remarque que l'algorithme cherche à augmenter les longueurs de piste entre C2 et la diode, ainsi que pour les pistes entre C2 et le MOSFET. En augmentant la longueur des pistes, on augmente les résistances et les inductances de ces pistes, cependant le spectre EMI du routage optimisé est meilleur. Cela pourrait être expliqué par la compensation de boucles [2-4]. Il peut alors être noté que pour optimiser le routage suivant les deux modes, le processus a plutôt eu tendance à améliorer le comportement d'un mode en dégradant un minimum l'autre mode. On remarque que les résultats obtenus en simulations sont relativement semblables aux résultats expérimentaux (en pratique), malgré quelques différences liées à la finesse de la modélisation. Dit autrement, les tendances sont bien retrouvées. En conclusion de ces différents résultats, le processus d'optimisation a conduit à un résultat intéressant puisque la tendance globale a été préservée. Le principal résultat de cette thèse a été de montrer qu'il est possible d'établir automatiquement un processus d'optimisation sans fixer la structure de départ prédéfinie choisie par le concepteur comme dans les outils d'optimisation actuellement utilisés dans les solveurs électromagnétiques commerciaux.

c) Mesure des impédances

Pour valider les résultats d'optimisation et essayer de comprendre en quoi les configurations optimisées étaient supérieures aux configurations standards, des mesures d'impédances ont été effectuées, hors fonctionnement du convertisseur. Les impédances ont été mesurées à l'aide d'un analyseur d'impédance de précision Agilent 4294A, qui fonctionne dans une gamme de fréquences de 40 Hz à 110 MHz. La source de balayage a été réglée entre 100 Hz et 30 MHz. Après la calibration de l'analyseur d'impédance et de la sonde, différentes configurations de mesures ont été testées. Les composants actifs du circuit sont remplacés par des courts circuits ou des circuits ouverts, un ensemble de courbes d'impédance a été obtenu.

(1) Configuration pour mesure de l'impédance de MC: ZMC

La configuration de la première mesure est présentée sur la Figure IV-16. Dans cette figure, l'impédance mètre est placé entre la borne de sortie et la terre. Cette configuration consiste à mesurer l'impédance en MC équivalente « vue » par le point milieu. Les composants actifs sont remplacés par des circuits ouverts en déconnectant le RSIL et la charge en même temps. Une comparaison des courbes des impédances entre les deux routages pour cette configuration est indiquée sur la figure IV-17. L'analyse des courbes d'impédances montre que l'amplitude de l'impédance équivalente est plus importante pour le routage

optimisé. On peut expliquer ce résultat par la surface des pistes entre les deux configurations. Vis-à-vis du comportement en MC, plus Z_{MC} est élevée, plus la tension V_{MC} mesurée sur les résistances des RSIL est petite car elle correspond au courant de MC. Ceci est cohérent avec les résultats des figures IV-12 et IV-13. Cela valide aussi la pertinence de l'approche.




Figure IV-16. Mesures des impédances de MC « vues » par le point milieu pour les deux routages




Figure IV-17. Mesures des impédances « vues » par le point milieu pour les deux routages en déconnectant la charge et le RSIL

(2) Configuration pour la mesure d'impédance de mode différentiel: ZMD

La mesure d'une impédance de MD se fait à l'aide de la configuration indiquée sur la figure IV-18. Dans cette configuration, la diode est remplacée par un court-circuit et l'impédance « vue » par le MOSFET a été mesurée. A l'aide de la configuration de la figure IV-19, la mesure est réalisée à l'emplacement de la diode et le MOSFET est remplacé par un

court-circuit. Pour le MD, cette différence est importante du fait que le MD dépend des inductances parasites des pistes ainsi que des variations en courant (di/dt). Dans les figures IV-18 et IV-19, on remarque :

- La différence pour les fréquences de résonance dans l'amplitude des impédances
- La disparition de certaines résonances (impédances vues par le MOSFET)
- La diminution de l'impédance vue par la diode dans la gamme de fréquences comprise entre 1 et 10 MHz, ce qui est cohérent avec les résultats des figures IV-14 et IV-15.




Figure IV-18. Mesures des impédances « vues » par le MOSFET pour les deux routages




Figure IV-19. Mesures des impédances « vues » par la diode pour les deux routages

- (3) Comparaison entre la simulation et les mesures: validation du modèle d'impédance du convertisseur

Afin de confirmer la bonne concordance entre nos mesures et nos modèles, nous avons reproduits des mesures virtuelles d'impédance au travers des analyses fréquentielles sur les différents routages sous le logiciel SIMPLORER (qui sert aussi aux simulations temporelles).

- (4) Comparaison de la simulation et des mesures des ZMC « vues » par le point milieu avec les composants actifs remplacés par des circuits ouverts

(a) ZMC en déconnectant la charge




Figure IV-20. Impédances ZMC mesurée et modélisée en déconnectant la charge pour le routage de référence

(b) ZMC en déconnectant le RSIL




Figure IV-21. Impédances ZMC mesurée et modélisée en déconnectant le RSIL pour le routage de référence

(c) Comparaison ZMC en déconnectant la charge et le RSIL pour le routage de référence




Figure IV-22. Impédances ZMC mesurée et modélisée en déconnectant le RSIL et la charge pour le routage de référence

Les figures IV-20, IV-21 et IV-22 présentent la comparaison des résultats pour la configuration de mesure de l'impédance de MC « vues » par le point milieu avec les composants actifs remplacés par des circuits ouverts en déconnectant à chaque fois un composant. Quand la simulation est comparée aux mesures, tous les résultats présentent une bonne concordance avec les modèles.

(5) Comparaison de la simulation et des mesures pour les ZMD « vues » par le MOSFET et la diode

(a) ZMD « vu » par le MOSFET




Figure IV-23. Impédances ZMD mesurée et modélisée vues par le MOSFET pour le routage de référence

(b) ZMD « vue » par la diode




Figure IV-24. Impédances ZMD équivalente mesurée et modélisée vues par la diode pour le routage de référence

Nous pouvons également constater une bonne concordance entre les mesures et les simulations ce qui conforte notre compréhension des gains obtenus en termes d'émissions EM en MC et MD.

E. Conclusion

Dans ce chapitre, la validation de la méthode d'optimisation de la conception automatique de la configuration des circuits imprimés minimisant les perturbations EM a été présentée. Cette validation repose sur la fabrication des différentes cartes de circuit imprimé de hacheur. Ces cartes ont été utilisées dans le but de valider expérimentalement l'approche d'optimisation. Les résultats numériques obtenus à partir des PCB issus du processus d'optimisation automatique ont été comparés aux simulations d'un routage de référence. Les résultats démontrent que, pour la gamme de fréquences sélectionnée, la disposition optimisée a de meilleures performances que la disposition issue d'une conception manuelle. Par la suite, les deux routages ont été réalisés pour une validation expérimentale.

F. Bibliographie

- [1] A. J. Chipperfield, P. J. Fleming and C. M. Fonseca, "Genetic Algorithm Tools for Control Systems Engineering", *Proc. Adaptive Computing in Engineering Design and Control*, Plymouth Engineering Design Centre, 21-22 September, pp. 128-133, 1994.
- [2] Shuo Wang, Rengang Chen, F. C. Lee and J. D. van Wyk, "Improved passive filter configurations for high-frequency conducted EMI in power electronics," *2005 European*

Conference on Power Electronics and Applications, Dresden, Germany, 2005, pp. 16 pp.-P.16.

[3] De Oliveira Thomas, M. Sylvain, G. Jean-Michel, J. -L. Schanen and A. Perregaux, "Reduction of conducted EMC using busbar stray elements," *2009 Twenty-Fourth Annual IEEE Applied Power Electronics Conference and Exposition*, Washington, DC, USA, 2009, pp. 2028-2033.

[4] Shuo Wang, F. C. Lee, W. G. Odendaal and J. D. van Wyk, "Improvement of EMI filter performance with parasitic coupling cancellation," in *IEEE Transactions on Power Electronics*, vol. 20, no. 5, pp. 1221-1228, Sept. 2005.

Conclusions générales et perspectives

Le travail que nous avons effectué dans le cadre de cette thèse s'inscrit dans le domaine de l'optimisation en électronique de puissance. Parmi les problèmes les plus importants auxquels les concepteurs de circuits sont confrontés réside la maîtrise de la CEM. Ainsi, dans ces travaux, nous avons donc mis l'accent sur l'utilité de la prise en compte de la CEM au même niveau que les autres aspects du convertisseur. Nous avons présenté les règles dédiées à la réduction des perturbations conduites utilisées dans la littérature. Par exemple, il est possible de diminuer une émission électromagnétique élevée grâce à un routage bien conçu ou un placement des composants bien déterminé. Nous avons présenté ensuite un état de l'art sur différentes méthodes d'optimisation développées dans la littérature. Dans le but de déterminer le modèle électrique équivalent de notre convertisseur, nous avons présenté les différents types de modèles EM. Parmi ces différents modèles, nous avons fait des choix de modélisation afin d'obtenir une bonne convergence avec l'algorithme génétique. Ensuite, nous avons détaillé le fonctionnement du hacheur ainsi que son modèle qui a été validé sur une plage des fréquences entre 100 kHz et 30 MHz.

Notre stratégie d'optimisation repose donc sur des algorithmes génétiques. Ceux-ci ont montré leur capacité à évoluer dans des espaces de solutions vastes et fortement contraints. La problématique principale de ces travaux a résidé dans la capacité à faire converger l'approche d'optimisation pour obtenir une solution optimisée. Nous avons choisi l'exemple d'un hacheur série comme support d'étude. Dans le processus d'optimisation, un défi majeur a été d'avoir la possibilité de générer différentes topologies de PCB de hacheur. Nous avons pu réaliser une approche qui génère des routages différents de manière aléatoire. La validation a été réalisée à partir de mesures sur différents prototypes. Les résultats présentés montrent des diminutions substantielles des émissions conduites en MD et en MC malgré la simplicité du dispositif étudié.

En définitive dans ce travail nous avons proposé une approche d'optimisation automatique du routage de la carte de puissance d'un convertisseur permettant d'obtenir un meilleur comportement électromagnétique dans des gammes de fréquences supérieures au MHz pour le MD et le MC. Ceci doit permettre de faciliter la mise en œuvre d'une solution de filtrage (meilleure tolérance aux pertes d'efficacité en HF des filtres ...).

A la lumière de notre étude, nous proposons des points et des idées à améliorer qui pourront contribuer à de futurs travaux :

- Tester notre approche sur une structure plus complexe (onduleur triphasé ...) afin de voir le gain potentiel en termes de réduction des perturbations par optimisation du routage du PCB de puissance
- L'optimisation des cartes multicouches en utilisant un algorithme de routage capable de gérer différents plans et les passages entre eux
- La prise en compte des couplages inter-composants dans le modèle CEM. Ceci pourrait avoir une influence importante dans le processus d'optimisation notamment pour le placement des composants si celui-ci devient un degré de liberté.
- L'optimisation multi-objectif : une optimisation globale (multiphysique) est un enjeu majeur pour les ingénieurs lors d'une phase de conception de cartes électroniques. Il est indispensable de prendre en considération d'autres critères comme l'effet thermique ou l'interaction entre les composants.
- L'optimisation de la structure des plans de masse qui est un degré de liberté intéressant à exploiter pour la réduction des perturbations conduites.