Étude et optimisation d’un capteur d’images à collection de trous : réduction des tensions de fonctionnement et des dimensions du pixel PhotoGate

Study and optimization of a hole-collection image sensor : reduction of the operated voltages and of the dimensions of the pixel PhotoGate

• Auteur / Autrice : Thomas Dalleau
• Direction : Guo Neng Lu, François Roy
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique
• Date : Soutenance le 07/07/2021
• Etablissement(s) : Lyon
• Ecole(s) doctorale(s) : École Doctorale Electronique, Electrotechnique, Automatique (Lyon)
• Partenaire(s) de recherche : établissement opérateur d'inscription : Université Claude Bernard (Lyon ; 1971-....)
• Partenaire(s) de recherche : Laboratoire : INL - Institut des Nanotechnologies de Lyon, UMR5270 (Rhône)
• Jury : Président / Présidente : Rosaria Ferrigno
• Jury : Examinateurs / Examinatrices : Guo Neng Lu, François Roy, Pierre Magnan, François Danneville, Anne Kaminski-Cachopo
• Jury : Rapporteurs / Rapporteuses : Pierre Magnan, François Danneville

Mots clés

Mots clés contrôlés

Transistors pixel

Pixels

Microélectronique

Innovation

Capteurs d'images CMOS

Mots clés libres

Capteur d'images CMOS

Photo-gate à collection de trous

Grille de transfert verticale

Tranchée d'isolation profonde capacitive

Capteur à pixels actifs

Excursion en tension

Courant d'obscurité

CMOS image sensors

Hole-collection photo-gate

Vertical transfer gate

Capacitive deep trench isolation

Active pixel sensor

Voltage range

Dark current

Résumé

Ce travail de thèse s’inscrit dans le développement continu des capteurs d’images, pour diverses applications telles que la téléphonie mobile. Il porte sur un capteur regroupant les dernières avancées technologiques développées chez STMicroeletronics, en particulier sur une architecture de pixel photo-gate à collection de trous comportant une grille de transfert verticale et un circuit de pixel à base de transistors PMOS. L’objectif de cette étude est d’optimiser les performances du capteur soit en réduisant la taille du pixel, soit en diminuant des tensions de fonctionnement. L’étude est conduite à partir un pixel précédemment développé de 2µm fonctionnant sous 3.5V. Différentes structures constitutives du pixel sont remises en oeuvre, avec des nouveaux choix de paramètres technologiques, géométriques et électriques. Elles sont analysées et optimisées par simulations TCAD et/ou Spice. La problématique de passivation des interfaces (interface face avant, interface des tranchées et interface face arrière) du pixel est traitée afin d’éviter la dégradation du courant d’obscurité. Deux versions de pixel sont conçues et proposées : une de 2µm sous 2.5V et 1.8V, et l’autre de 1.2µm sous 3.5V. Ces deux versions de pixel sont ensuite fabriquées et caractérisées. Les transistors pixel et les profils de dopage du pixel 2µm sont optimisés de sorte que ce dernier puisse stocker une même quantité de charges de 8000h+ après réduction des tensions de mise en oeuvre et présenter de plus faibles bruits de plancher, avec un bruit fixe d'environ 1h+. Le pixel 1.2µm est proposé et réalisé avec les transistors fabriqués directement au-dessus des tranchées pixel. Il est optimisé pour présenter des performances similaires au pixel 2µm ; il présente de plus un très faible courant d'obscurité à 2h^+/s.

This Ph.D. thesis work is a follow-up of the ongoing development of image sensors, to be competitive on the imager market and for various applications such as the mobile phone. This work is based on an image sensor that gather the latest technological achievements developed in STMicroelectronics, more specifically on a hole-collection photo-gate pixel architecture, consituted with a vertical transfer gate and a pixel circuit of PMOS transistors. The objective of the study is to optimize the performances of the sensor either on reducing the pitch pixel either on reducing the operated voltages. This study starts from a 2µm pitch pixel previously developed operated at 3.5V. Different structures consituting the pixel are fabricated with new choices of technological, geometrical and electrical parameters. They are analysed and optimized by TCAD and/or Spice simulations. The issue of the pixel interfaces passivation (front-side, trenches and back-side interfaces) is dealt with in order to avoid dark current degradation. Two pixel versions are conceived and proposed: a 2µm pitch pixel operated at 2.5V and 1.8V and a 1.2µm pitch pixel operated at 3.5V. Those two pixel versions are then fabricated and caracterized. The pixel transistors and the doping profiles of the 2µm pitch pixel are optimized in such a way that it can store the same charge quantity of 8000h+ even after the reduction of the operated voltages et have lower floor noises, with a fixed pattern noise of about 1h+. The pixel 1.2µm is proposed and conceived with the transistors fabricated directly on top of the pixel trenches. It is optimized to have similar performances of the 2µm pitch pixel ; on top of that he has a very low dark current of 2h+/s.