Évaluation pré-silicium de circuits sécurisés face aux attaques par canal auxiliaire

Pre-silicon evaluation of secured circuit against side-channel attacks

• Auteur / Autrice : Sofiane Takarabt
• Direction : Yves Mathieu
• Type : Thèse de doctorat
• Discipline(s) : Electronique et optoélectronique
• Date : Soutenance le 06/07/2021
• Etablissement(s) : Institut polytechnique de Paris
• Ecole(s) doctorale(s) : École doctorale de l'Institut polytechnique de Paris
• Partenaire(s) de recherche : Etablissement opérateur d'inscription : Télécom Paris (Palaiseau, Essonne ; 1878-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire Traitement et communication de l'information (Paris ; 2003-....)
• Jury : Président / Présidente : Guénaël Renault
• Jury : Examinateurs / Examinatrices : Yves Mathieu, Guénaël Renault, Svetla Nikova, Lilian Bossuet, Emmanuel Prouff, Karine Heydemann
• Jury : Rapporteur / Rapporteuse : Svetla Nikova, Lilian Bossuet

Mots clés

Mots clés contrôlés

Cryptographie

Systèmes embarqués (informatique)

Circuits intégrés

Mots clés libres

Attaques par canaux auxiliaires

Contremesures

Evaluation pré-silicium

Simulation

Side-channel attacks

Countermeasures

Pre-silicon evaluation

Simulation

Résumé

Les systèmes embarqués sont constamment menacés par diverses attaques, notamment les attaques side-channel. Pour garantir un certain niveau de sécurité, les implémentations cryptographiques doivent valider des tests d’évaluation recommandés par les standards de certifications, et ainsi répondre aux besoins du marché. Pour cette raison, il est nécessaire d’implémenter des contremesures fiables pour contrer ce type d’attaques. Néanmoins, une fois ces contremesures implémentées, les tests de vérification et de validation peuvent s’avérer très coûteux en temps et en argent. Ainsi, minimiser le nombre d’allers-retours, entre l’étape de conception et l’étape d’évaluation est primordial. Nous allons explorer une classe très large d’attaques existantes (passives et actives), et proposer des méthodes d’évaluations au niveau pré-silicium, permettant d’un côté, de détecter les différents types de fuites qu’un attaquant donné pourrait exploiter, et de l’autre, exposer des techniques de protection permettant de contrer ces attaques, tout en respectant l’aspect performance et taille en silicium. Nous nous basons dans nos analyses sur des méthodes formelles et empiriques, pour tracer l’impact de chaque vulnérabilité sur les différents niveaux d’abstraction du circuit, et ainsi proposer des contremesures optimales.

Embedded systems are constantly threatened by various attacks, including side-channel attacks. To guarantee a certain level of security, cryptographic implementations must validate evaluation tests recommended by the certification standards, and thus meet the market needs. For this reason, it is necessary to implement reliable countermeasures to counter this type of attacks. However, once these countermeasures are implemented, verification and validation tests can be very costly in terms of time and money. Thus, optimizing the lifecycle of the circuit, between the design stage and the evaluation stage is paramount. We will explore a very broad class of existing attacks (passive and active), and propose methods of pre-silicon level assessments, allowing on the one hand, to detect the different types of leakages that a given attacker can exploit, and on the other hand, expose different techniques to counter these attacks, while respecting the performance and area aspect. In our analyses, we apply formal and empirical methods to track the impact of each vulnerability on the different abstraction levels of the circuit, and thus propose optimal countermeasures