Analyse du temps de réponse des applications de flux de données paramétrées sur des systèmes logiciels/matériels hétérogènes

Response time analysis of parameterized dataflow applications on heterogeneous SW/HW systems

• Auteur / Autrice : Claudio Rubattu
• Direction : Maxime Pelcat
• Type : Thèse de doctorat
• Discipline(s) : Signal, Image, Video
• Date : Soutenance le 02/12/2020
• Etablissement(s) : Rennes, INSA
• Ecole(s) doctorale(s) : École doctorale Mathématiques et sciences et technologies de l'information et de la communication (Rennes)
• Partenaire(s) de recherche : Laboratoire : Institut d'Électronique et de Télécommunications (Rennes) - Institut d'Electronique et de Télécommunications de Rennes / IETR
• Jury : Président / Présidente : Luigi Raffo
• Jury : Examinateurs / Examinatrices : Maxime Pelcat, Shuvra S. Bhattacharyya, Jeronimo Castrillon, Eduardo Juarez, Francesca Palumbo
• Jury : Rapporteurs / Rapporteuses : Abdoulaye Gamatié, Stéphane Mancini

Mots clés

Mots clés contrôlés

Reconfiguration (informatique)

Synthèse de haut niveau (informatique)

Microprocesseurs multi-coeurs

Analyse temporelle

Mots clés libres

Analyse de performance

MPSoC

Flux de données

Synthèse de haut niveau

Reconfiguration à gros grains

Performance Analysis

MPSoC

Dataflow,

HLS,

Coarse-Grained Reconfiguration

Résumé

Les fortes contraintes de réactivité et de consommation énergétique des systèmes embarqués et cyber-physiques nécessitent l’utilisation croissante de systèmes de calculs parallèles et fortement hétérogènes. La nature de ces systèmes parallèles implique une énorme complexité dans la compréhension et la prévision des performances en termes de temps de réponse. En effet, le temps de réponse dépend de nombreux facteurs associés aux caractéristiques à la fois de la fonctionnalité implémentée et de l’architecture cible. Les méthodes d’optimisation système actuelles dérivent le temps de réponse du système en examinant les opérations requises par chaque tâche, tant pour le traitement que pour l’accès aux ressources partagées. Cette procédure est souvent suivie par l’ajout ou l’élimination des interférences potentielles dues à la concurrence entre tâches. Cependant, de telles approches nécessitent une connaissance avancée des détails du logiciel et du matériel, rarement disponible en pratique lors du dimensionnement du système. Cette thèse propose une stratégie alternative "top-down" visant à étendre les cas dans lesquels le temps de réponse matériel et logiciel peut être analysé et prédit. La stratégie proposée s’appuie sur des représentations d’applications par des modèles flux de données et se concentre sur l’estimation du temps de réponse d’applications reconfigurables exécutées par des unités de calcul à la fois générales et spécialisées.

In contexts such as embedded and cyber-physical systems, the design of a desired functionality under constraints increasingly requires a parallel execution of different tasks on heterogeneous architectures. The nature of such parallel systems implies a huge complexity in understanding and predicting performance in terms of response time. Indeed, response time depends on many factors associated with the characteristics of both the functionality and the target architecture. State-of-the art strategies derive response time by examining the operations required by each task for both processing and accessing shared resources. This procedure is often followed by the addition or elimination of potential interferences due to task concurrency. However, such approaches require an advanced knowledge of the software and hardware details, rarely available in practice. This thesis provides an alternative "topdown" strategy aimed at extending the cases in which hardware and software response times can be analyzed and predicted. The proposed strategy leverages on dataflow-based application representations and focuses on the response time estimation of reconfigurable applications mapped on both general-purpose and specialized processing elements.