Modélisation, simulation et caractérisation électrique de cellule mémoire DRAM 1T : A2RAM

Modeling, simulation and electrical characterization of 1T-DRAM cell : A2RAM

• Auteur / Autrice : Francois Tcheme wakam
• Direction : Gérard Ghibaudo
• Type : Thèse de doctorat
• Discipline(s) : Nanoélectronique et nanotechnologie
• Date : Soutenance le 18/12/2019
• Etablissement(s) : Université Grenoble Alpes (ComUE)
• Ecole(s) doctorale(s) : École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble ; 199.-....)
• Partenaire(s) de recherche : Laboratoire : Laboratoire d'électronique et de technologie de l'information (Grenoble ; 1967-....)
• Jury : Président / Présidente : Francis Balestra
• Jury : Examinateurs / Examinatrices : Philippe Galy
• Jury : Rapporteur / Rapporteuse : Damien Deleruyelle, Pascal Masson

Mots clés

Mots clés contrôlés

Mémoires non-volatiles à accès sélectif

Simulation par ordinateur

Transistors MOSFET

MOS (électronique)

Mots clés libres

Modélisation compacte

Simulation TCAD

Caractérisation électrique

A2ram

Electrical characterization

TCAD simulation

A2ram

Compact modeling

Résumé

Avec la croissance de transfert de données, principalement à cause des applications de type internet des objets, il y a un besoin accru de système de stockage (mémoires). L’idéale est d’avoir une mémoire spécifique qui sera facilement intégrée dans ces applications. Cette mémoire doit respecter des exigences spécifiques telles que : une simplicité du mode de fonctionnement, une grande densité d’intégration, une faible consommation électrique, et bas coût de fabrication. Une mémoire capable de répondre à toutes ces exigences n’existe pas, mais une architecture mémoire qui se rapproche des ces critères est la cellule mémoire dynamique (DRAM) intégrée (eDRAM). La DRAM a été proposée pour la première fois en 1968 dans son architecture traditionnelle 1T/1C-DRAM où le transistor sert de point d’accès et la capacité est le point de stockage à l’information. Mais le principal problème de cette architecture est sa faible densité d'intégration causée par la limitation de la miniaturisation de sa capacité de stockage. Une solution pour contourner cette limitation serait l’utilisation d’architectures DRAM sans capacité de stockage : on parle de 1T-DRAM. Ici, le transistor est utilisé pour stocker et lire l’information. On trouve dans la littérature de nombreuses architectures DRAM 1T, mais le but de cette thèse est d'étudier l'A2RAM, afin de voir si elle peut être utilisée en tant que DRAM intégrée.

With the growing of IOTs we need specific embedded memory which will be easily implemented in IOTs applications. This memory has to respect specific requirements; like: simple operation mode, high density, low power consumption, low cost. One memory which can fill all these requirements is the DRAM. The DRAM has been proposed for the first time in 1968 in its traditional architecture called 1T/1C-DRAM; but the main problem with this architecture is its low density of integration due to the limite on the scalability of the capacitor. That is why one has introduced new architectures of DRAM with no capacitor: we call them 1T-DRAM. Here the transistor is used to store and read the information. In the literature we can find many 1T-DRAM architectures, but the purpose of this thesis is to study the A2RAM, in order to see if it can be used as an embedded DRAM.