Thèse soutenue

Optimisation et réduction de la variabilité d’une nouvelle architecture mémoire non volatile ultra basse consommation

FR  |  
EN
Auteur / Autrice : El Amine Agharben
Direction : Agnès Roussy
Type : Thèse de doctorat
Discipline(s) : Microélectronique
Date : Soutenance le 05/05/2017
Etablissement(s) : Lyon
Ecole(s) doctorale(s) : École doctorale Sciences Ingénierie Santé (Saint-Etienne)
Partenaire(s) de recherche : Laboratoire : IMP2NP - Département Sciences de la Fabrication et Logistique
Jury : Président / Présidente : Christophe Muller
Examinateurs / Examinatrices : Agnès Roussy, Christophe Muller, Gérard Ghibaudo, Yacine Oussar, Marco Reis, Michelle Sergent, Marc Bocquet, Marco Bileci
Rapporteurs / Rapporteuses : Gérard Ghibaudo, Yacine Oussar

Mots clés

FR  |  
EN

Résumé

FR  |  
EN

Le marché mondial des semi-conducteurs connait une croissance continue due à l'essor de l'électronique grand public et entraîne dans son sillage le marché des mémoires non volatiles. L'importance de ces produits mémoires est accentuée depuis le début des années 2000 par la mise sur le marché de produits nomades tels que les smartphones ou plus récemment les produits de l’internet des objets. De par leurs performances et leur fiabilité, la technologie Flash constitue, à l'heure actuelle, la référence en matière de mémoire non volatile. Cependant, le coût élevé des équipements en microélectronique rend impossible leur amortissement sur une génération technologique. Ceci incite l’industriel à adapter des équipements d’ancienne génération à des procédés de fabrication plus exigeants. Cette stratégie n’est pas sans conséquence sur la dispersion des caractéristiques physiques (dimension géométrique, épaisseur…) et électriques (courant, tension…) des dispositifs. Dans ce contexte, le sujet de ma thèse est d’optimiser et de réduire la variabilité d’une nouvelle architecture mémoire non volatile ultra basse consommation.Cette étude vise à poursuivre les travaux entamés par STMicroelectronics sur le développement, l’étude et la mise en œuvre de boucles de contrôle de type Run-to-Run (R2R) sur une nouvelle cellule mémoire ultra basse consommation. Afin d’assurer la mise en place d’une régulation pertinente, il est indispensable de pouvoir simuler l’influence des étapes du procédé de fabrication sur le comportement électrique des cellules en s’appuyant sur l’utilisation d’outils statistiques ainsi que sur une caractérisation électrique pointue.