Auteur / Autrice : | Maxime Lecomte |
Direction : | Philippe Maurine |
Type : | Thèse de doctorat |
Discipline(s) : | Microélectronique |
Date : | Soutenance le 05/10/2016 |
Etablissement(s) : | Lyon |
Ecole(s) doctorale(s) : | École doctorale Sciences Ingénierie Santé (Saint-Etienne) |
Partenaire(s) de recherche : | Equipe de recherche : CEA Cadarache |
Laboratoire : Département Systèmes et Architectures Sécurisés | |
Jury : | Président / Présidente : Marc Belleville |
Examinateurs / Examinatrices : Philippe Maurine, Marc Belleville, Jean-Luc Danger, Bruno Rouzeyre, Marc Renaudin, Jacques Fournier | |
Rapporteurs / Rapporteuses : Jean-Luc Danger, Bruno Rouzeyre |
Mots clés
Résumé
Avec la mondialisation du marché des semi-conducteurs, l'intégrité des circuits intégrés (CI) est devenue préoccupante... On distingue deux menaces principales : les chevaux de Troie matériel (CTM) et les contrefaçons. La principale limite des méthodes de vérification de l’intégrité proposées jusqu'à maintenant est le biais induit par les variations des procédés de fabrication. Cette thèse a pour but de proposer une méthode de détection embarquée de détection de CTM et de contrefaçons. À cette fin, une caractérisation de l'impact des modifications malveillantes sur un réseau de capteurs embarqué a été effectuée. L'addition malicieuse de portes logiques (CTM) ou la modification de l'implémentation du circuit (contrefaçons) modifie la distribution de la tension à la l'intérieur du circuit. Une nouvelle approche est proposée afin d'éliminer l'influence des variations des procédés. Nous posons que pour des raisons de cout et de faisabilité, une infection est faite à l'échelle d'un lot de production. Un nouveau modèle de variation de performance temporelle des structures CMOS en condition de design réel est introduit. Ce modèle est utilisé pour créer des signatures de lots indépendantes des variations de procédé et utilisé pour définir une méthode permettant de détecter les CTMs et les contrefaçons.Enfin nous proposons un nouveau distingueur permettant de déterminer, avec un taux de succès de 100%, si un CI est infecté ou non. Ce distingueur permet de placer automatiquement un seuil de décision adapté à la qualité des mesures et aux variations de procédés. Les résultats ont été expérimentalement validés sur un lot de cartes de prototypage FPGA.