Développement d'une solution Core-chip MMIC avec convertisseur série-parallèle intégré en technologie BiCMOS pour la formation des faisceaux pour antennes agiles

Development of a Core-chip MMIC solution integrated in BiCMOS technology for beamforming satellite antenna''

• Auteur / Autrice : Matthieu Gastaldi
• Direction : Daniela Dragomirescu, Alexandru Takacs
• Type : Thèse de doctorat
• Discipline(s) : Micro et Nanosystèmes
• Date : Soutenance le 20/12/2016
• Etablissement(s) : Toulouse, INSA
• Ecole(s) doctorale(s) : Génie Electrique, Electronique et Télécommunications
• Partenaire(s) de recherche : Laboratoire : Laboratoire d'Analyse et d'Architecture des Systèmes - Laboratoire d'analyse et d'architecture des systèmes [Toulouse] / LAAS
• Jury : Président / Présidente : Christian Person
• Jury : Examinateurs / Examinatrices : Daniela Dragomirescu, Alexandru Takacs, Vincent Armengaud, George Papaioannou, Stephane Rochette
• Jury : Rapporteur / Rapporteuse : Yann Deval, Nathalie Rolland

Mots clés

Mots clés contrôlés

BiCMOS

Circuits intégrés monolithiques hyperfréquence

Déphaseurs

Mots clés libres

Antennes

Déphaseurs

Atténuateurs

Ligne à onde lente

Antenna

Phase shifters

Attenuators

Slow wave lines

Résumé

L’objectif de cette action R&T CNES est le développement en technologie intégrée SiGe BiCMOS d’un core-chip MMIC pour les antennes à formation de faisceaux. Les nouvelles solutions pour les charges satellites développées pour les applications télécom notamment ont besoin d’être de plus en plus flexibles. Cela passe par la mise en place d’un très grand nombre de points de contrôle RF ‘Amplitude/Phase’ qui alimentent les antennes actives. Il faut donc de nouvelles solutions pour optimiser ces fonctions. Ces solutions doivent répondre à plusieurs critères : être compactes, diminuer la consommation DC et conserver les mêmes niveaux de performance en termes de gain, résolution et linéarité que les solutions déjà en place. Dans ce contexte, notre projet de recherche a porté sur le développement de circuits déphaseurs et atténuateurs en technologie SiGe. Une étude préliminaire a permis d’évaluer la technologie en réalisant un premier run comprenant des cellules de déphasage et d’atténuation élémentaires. Des lignes de transmission de type Slow Wave Lines ont également été intégrées afin de montrer leur potentiel pour des applications futures. Ces premiers résultats ont conduits à réaliser un second run comprenant des circuits plus avancés ainsi que le test d’une nouvelle technique pour le design des transistors : le body floating. Cette technique nous a permis de diminuer les pertes de nos circuits tout en améliorant la linéarité. Un troisième run incluant un déphaseur et un atténuateur 4 bits a permis de confirmer les modèles de simulations et le potentiel des circuits MMIC en technologie SiGe. Un dernier run a enfin permis de réaliser un nouveau type de SWL et de réaliser des solutions alternatives aux circuits classiques basées sur ces dernières.

This R&T CNES project concerns the design and realization of a Core-chip MMIC system integrated in SiGe BiCMOS technology. The MMIC core-chip system is dedicated to the beamforming for the active satellite antenna. The new solutions for the satellite payloads being developed for telecommunication applications need an increased flexibility at all the levels. More precisely, the system of active antennas allowing an adjustment by real-time electronic command of the terrestrial covered area offers an optimized response for the communication link budget. This performance has a cost: the necessity of a very large number of RF control points ''amplitude / phase'' of the beamforming equipment which power the active antenna matrix elements. So, it becomes mandatory to bring a new solution to optimize this function. The main challenges are: increasing the functions integration, decreasing the DC power consumption and keeping the RF performances in terms of gain, resolution and linearity.