Développement de capteurs à CMOS avec pixel numérique pour le ILD détecteur de vertex

Development of CMOS sensor with digital pixels for ILD vertex detector

• Auteur / Autrice : Wei Zhao
• Direction : Yann Hu
• Type : Thèse de doctorat
• Discipline(s) : Instrumentation et microélectronique
• Date : Soutenance le 25/03/2015
• Etablissement(s) : Strasbourg
• Ecole(s) doctorale(s) : École doctorale Physique et chimie-physique (Strasbourg ; 1994-....)
• Partenaire(s) de recherche : Laboratoire : Institut pluridisciplinaire Hubert Curien (Strasbourg ; 2006-....)
• Jury : Président / Présidente : Wilfried Patrick Uhring
• Jury : Examinateurs / Examinatrices : Christophe de La Taille
• Jury : Rapporteurs / Rapporteuses : Michel Paindavoine, Hans Krüger

Mots clés

Mots clés contrôlés

Collisionneurs linéaires

Détecteurs à semiconducteurs

MOS complémentaires

Capteurs d'images à pixels actifs

Mots clés libres

Détection de particules de charge

CPS (CMOS Pixel Sensors)

CAN (Convertisseur Analogique-Numérique) au niveau du pixel

ASIC

ILC

ILD

VTX

DPS

Charge particle detection

CPS (CMOS Pixel Sensors),

Pixel-level ADCs (Analog-to-Digital Converters)

ASIC (Application Specific Integrated Circuit)

ILC (International Linear Collider)

ILD (International Large Detector)

VTX (Vertex Detector)

DPS (Digital Pixel Sensors)

Résumé

La thèse présente le développement de CPS (CMOS Pixel Sensors) intégré avec CAN au niveau du pixel pour les couches externes du détecteur de vertex de l’ILD (International Large Detector). Motivé par la physique dans l’ILC (International Linear Collider), une précision élevée est nécessaire pour les détecteurs. La priorité des capteurs qui montre sur les couches externes est une faible consommation d’énergie en raison du rapport élevé de couverture de la surface sensible (~90%) dans le détecteur de vertex. Le CPS intégré avec CAN est un choix approprié pour cette application. L’architecture de CAN de niveau colonne ne fournit pas une performance optimisée en termes de bruit et la consommation d’énergie. La conception de CAN au niveau du pixel a été proposée. Bénéficiant des sorties de pixels tout-numérique, CAN au niveau des pixels présentent les mérites évidents sur le bruit, la vitesse, la zone sensible et la consommation d’énergie. Un prototype de capteur, appelé MIMADC, a été implémenté par un processus de 0.18 μm CIS (CMOS Image Sensor). L’objectif de ce capteur est de vérifier la faisabilité du CPS intégré avec les CAN au niveau des pixels. Trois matrices sont incluses dans ce prototype, mais avec deux types différents de CAN au niveau de pixel: une avec des CAN à registre à approximations successives (SAR), et les deux autres avec des CAN à une seule pente (Single-Slope, SS) CAN. Toutes les trois possédant les pixels de la même taille de 35×35 μm2 et une résolution de 3-bit. Dans ce texte, des analyses théoriques et le prototype sont présentés, ainsi que la conception détaille des circuits.

This thesis presents the development of CMOS pixel sensors (CPS) integrated with pixel-level ADCs for the outer layers of the ILD (International Large Detector) vertex detector. Driven by physics in the ILC (International Linear Collider), an unprecedented precision is required for the detectors. The priority of the sensors mounted on the outer layers is low power consumption due to the large coverage ratio of the sensitive area (~90%) in the vertex detector. The CPS integrated with ADCs is a promising candidate for this application. The architecture of column-level ADCs, exists but do not provide an optimized performance in terms of noise and power consumption. The concept of pixel-level ADCs has been proposed. Benefiting from the all-digital pixel outputs, pixel-level ADCs exhibit the obvious merits on noise, speed, insensitive area, and power consumption. In this thesis, a prototype sensor, called MIMADC, has been implemented by a 0.18 μm CIS (CMOS Image Sensor) process. The target of this sensor is to verify the feasibility of the CPS integrated with pixel-level ADCs. Three matrices are included in this prototype but with two different types of pixel-level ADCs: one with successive approximation register (SAR) ADCs, and the other two with single-slope (SS) ADCs. All of them feature a same pixel size of 35×35 μm2 and a resolution of 3-bit. In this thesis, the prototype is presented for both theoretical analyses and circuit designs. The test results of the prototype are also presented.