Fiabilité des transistors MOS des technologies à mémoires non volatiles embarquées

Reliability of MOS transistors for embedded non-volatile memories technologies

• Auteur / Autrice : Marion Carmona
• Direction : Didier Goguenheim
• Type : Thèse de doctorat
• Discipline(s) : Microélectronique et nanoélectronique
• Date : Soutenance le 04/03/2015
• Etablissement(s) : Aix-Marseille
• Ecole(s) doctorale(s) : École doctorale Sciences pour l'Ingénieur : Mécanique, Physique, Micro et Nanoélectronique (Marseille)
• Jury : Président / Présidente : Pascal Masson
• Jury : Rapporteur / Rapporteuse : Liviu Militaru, Philippe Perdu

Mots clés

Mots clés contrôlés

MOS complémentaires

Nitruration

Détérioration

Transistors MOSFET

MOS (électronique)

Mots clés libres

Transistor MOS

Fiabilité

Mobilité

Nitruration d’oxyde

Architecture MOS

MOS transistor

Reliability

Mobility

Oxide nitridation

MOS architecture

Résumé

Ce travail de thèse traite des différents phénomènes de dégradation que peuvent subir les transistors MOS suivant leurs applications sur les technologies CMOS avec mémoires non-volatiles embarquées. Les transistors MOS pour application aux mémoires non volatiles à stockage de charge qui sont enclins à des mécanismes de dégradation spécifiques liés à l’utilisation de la haute tension, ont été étudiés. De plus, des variations de procédés de fabrication ou d’architectures, peuvent avoir un impact sur les mécanismes de dégradation des transistors MOS. En effet, plusieurs modifications des étapes de fabrication peuvent être apportées dans le but d’améliorer les performances des MOSFETs. Le cas des transistors digitaux pour application faible consommation a été considéré ici avec comme objectif principal d’augmenter la mobilité des porteurs dans le canal des transistors MOS. Aussi, suite à certaines limites de l’architecture conventionnelle des transistors MOS, des études ont été menées sur les transistors analogiques et digitaux présentant de nouvelles architectures ayant pour but la suppression de l’effet « hump » ou la réduction de l’aire totale du transistor en déplaçant le contact de grille au-dessus de la zone active.

This thesis focuses on various degradation phenomena that can impact MOS transistors according to their applications on CMOS technologies with embedded non-volatile memories. The transistors used in order to apply potentials greater than 10V in programming and erasing steps of charge storage non-volatile memories have been studied. These transistors are impacted by specific degradation mechanisms due to the use of high voltage. Moreover, manufacturing processes can be modified in order to improve MOSFETs performances, and thus, these variations may have an impact on the degradation mechanisms of MOS transistors. Therefore, several process steps of digital transistor for low power application were changed in order to increase carrier mobility. Furthermore, due to limitations of MOS transistors conventional architecture, new architectures have been proposed for analog and digital transistors in order to remove the ''hump'' effect or reduce the total area of transistor by moving the gate contact over active area.