ENSC-2014-N°511

THESE DE DOCTORAT
DE L'ECOLE NORMALE SUPERIEURE DE CACHAN

Présentée par

Monsieur Moussodji Moussodji Jeff

pour obtenir le grade de

DOCTEUR DE L'ECOLE NORMALE SUPERIEURE DE CACHAN

Domaine :
ELECTRONIQUE-ELECTROTECHNIQUE-AUTOMATIQUE

Sujet de la thèse
Caractérisation et modélisation électro-thermique distribuée d'une puce IGBT - application aux effets du vieillissement de la métallisation d'émetteur

Thèse présentée et soutenue à Cachan le 02/04/2014 devant le jury composé de

François FOREST	Professeur des Universités	Président
Dominique PLANSON	Professeur des Universités	Rapporteur
Frédéric RICHARDEAU	Directeur de Recherche CNRS	Rapporteur
Stéphane AZZOPARDI	Maitre de Conférences HDR	Examinateur
Thierry KOCINIEWSKI	Maitre de Conférences UVSQ	Examinateur (Encadrant)
Zoubir KHATIR	Directeur de Recherche IFSTTAR	Directeur de thèse

Thèse préparée à :

Laboratoire des Technologies Nouvelles

A la mémoire de mon père

Remerciements

Mon travail de thèse a été mené au Laboratoire de Technologies Nouvelles (LTN) de l'Institut Français des Sciences et Technologies des Transports, de l'Aménagement et des Réseaux (IFSTTAR).

Mes premiers remerciements sont adressés à mes encadrants Zoubir KHATIR et Thierry KOCINIEWSKI qui m'ont accueilli au sein de leur équipe de recherche. Ils ont su me faire bénéficier de leurs expériences et de leurs compétences.

Je remercie également les membres du jury M. Dominique PLANSON, M. Frédéric RICHARDEAU, M. François FORES et M. Stéphane AZZOPARDI pour m'avoir fait l'honneur d'examiner mon travail de thèse.

Je remercie toute l'équipe du SATIE et du CNAM pour leur accueil chaleureux lors de mes nombreux passages dans le cadre de travaux de ma thèse. Une pensée particulière à M Stéphane LEFEBVRE et à Mme Mounira BOUARROUDJ-BERKANI pour leur aide dans la caractérisation de mes échantillons.

Mes remerciements vont également aux membres du Groupe d'Etude de la Matière Condensée (GEMAc) de l'Université de Versailles Saint-Quentin-en-Yvelines, pour la mise à disposition des outils et techniques qui ont été d'un apport considérable dans cette thèse.

J'exprime ma profonde gratitude à toute l'équipe du LTN, particulièrement à Jean Pièrre OUSTEN toujours là pour moi, à Ali IBRAHIM, à Alexandre DE BERNARDINIS , à Laurent DUPONT, à Damien INGROSSO, à Juliette KAUV, à Richard LALLEMAND, à Nandhini RAJARAVISHANKAR, à Bogdan VULTURESCU, à Gérard COQUERY et à Denis CANDUSSO, pour leur accueil et leur sympathie. Je n'oublie pas tous mes collègues thésards, en particulier Abdelfatah KOLLI, Yoshua CELNIKIER, Souad BACHTI, Emmanuel FRAPPÉ, Benoît THOLLIN, Stéphane BUTTERBACH et Son Ha TRAN à qui je souhaite bonne continuation. Je tiens à remercier toute cette équipe pour leur aide précieuse, les conseils avisés et les conversations autour de la machine à café et à la cantine. Je garde un grand souvenir.

Bien entendu, je n'oublie pas les différentes personnes qui ont assisté à la soutenance de thèse.

Enfin, je souhaite remercier mon père, qui nous a quitté trop tôt, et sans qui, tout ceci n'aurait pu avoir lieu. Je lui dédie aujourd'hui ce travail… .

Je vais terminer mes propos par des extraits de « La Vie en Fleur » de Anatole FRANCE.

Je remercie la destinée de m'avoir fait naitre pauvre. La pauvreté me fut une amie bienfaisante ; elle m'enseigna le véritable prix des biens utiles à la vie, que je n'aurais pas connu sans elle ; en m'évitant le poids du luxe, elle me voua à l'art et à la beauté. Elle me garda sage et courageux… . La Pauvreté oblige ceux qu'elle aime à lutter dans l'ombre avec elle et ils sortent au jour de son étreinte, les tendons froissés, mais le sang plus vif, les reins plus souples, les bras plus forts.

Ayant eu peu de part aux biens de ce monde, j'ai aimé la vie pour elle-même, je l'ai aimée sans voiles, dans sa nudité tour à tour terrible et charmante.

La pauvreté garde à ceux qu'elle aime le seul bien véritable qu'il y'ait au monde, le don qui fait la beauté des êtres et des choses, qui repend son charme et ses parfums sur la nature, le Désir.

« Elle est tout entière douloureuse la vie des hommes, et il n'est pas de trêve à nos souffrances». Ainsi parle la nourrice de Phèdre et les soupirs de sa poitrine n'ont point été démentis. « Et pourtant, ajoute la

vieille Crétoise, nous aimons cette vie, parce que ce qui la suit n'est que ténèbres sur lesquelles on a semé des fables». On aime aussi la vie, la douloureuse vie, parce qu'on aime la douleur. Et comment ne l'aimerait-on pas? Elle ressemble à la joie, et parfois se confond avec elle.

Anatole FRANCE « La Vie en Fleur »

Résumé

Les convertisseurs de puissance structurés autour de puces de puissance (IGBT, MOSFET, Diodes, …,) sont de plus en plus sollicités dans les systèmes de transport, du ferroviaire à l'aéronautique, en passant par l'automobile. Dans toutes ces applications, la fiabilité de ces composants constitue encore un point critique. C'est notamment le cas dans la chaine de traction de véhicules électriques (VE) et hybrides (VH), où les puces sont souvent exposées à de fortes contraintes électriques, thermiques et mécaniques pouvant conduire à leur défaillance. Dans ce contexte, l'amélioration des connaissances sur les effets des dégradations des composants semi-conducteurs de puissance et leurs assemblages dus aux stress électrothermiques et thermomécaniques est incontournable. En particulier sur la puce semi-conductrice elle-même, siège d'interactions physiques importantes, et en son voisinage immédiat.

Les objectifs de la thèse sont de mettre en lumière les stress électro-thermiques et mécaniques dans les puces et leurs effets sur la puce et son voisinage immédiat et à évaluer les effets de dégradations à l'aide de modèles distribués. Les travaux comportent ainsi deux volets.
Un volet expérimental original visant la caractérisation électrothermique de puce de puissance (IGBT et diode) sur la base de micro-sections. La piste suivie par cette approche devrait permettre de rendre possible la caractérisation d'un certain nombre de grandeurs physiques (thermiques, électriques et mécaniques) sur les tranches sectionnées des puces sous polarisation (en statique, voire en dynamique) et ainsi contribuer à l'amélioration des connaissances de leur comportement. Ainsi, des cartographies de distributions verticales de température de puce IGBT et diode et de contraintes mécaniques sont présentées. C'est, à notre connaissance une voie originale qui devrait permettre d'ouvrir un large champ d'investigation dans le domaine de la puissance.
Le second volet est théorique et consiste à mettre en place un modèle électrothermique distribué de puce IGBT. Cette modélisation comme nous l'envisageons, implique de coupler dans un unique environnement (Simplorer), une composante thermique et une composante électrique. Le développement choisi passe par l'utilisation de modèle physique d'IGBT tels que celui de Hefner. Ce modèle est ensuite appliqué pour étudier le rôle et les effets du vieillissement de la métallisation de puce lors de régimes électriques extrêmes répétitifs tels que les courts-circuits. Un aspect original du travail est la démonstration par analyse numérique du mode de défaillance par latch-up dynamique à l'instant de la commande d'ouverture du courant de court-circuit. Ce phénomène bien qu'ayant été observé lors de vieillissement d'IGBT par répétition de courts-circuits n'avait à notre connaissance pas encore été simulé. La modélisation distribuée de la puce et la simulation du phénomène nous a ainsi permis de vérifier certaines hypothèses.

Mots clés

IGBT, diodes, Modélisation électrothermique, Caractérisations électrothermiques, Court-circuit, Micro-section, Latch-up dynamique.

Abstract

Power modules, organized around power chips (IGBT, MOSFET, Diodes ...), are increasingly needed for transportation systems such as rail, aeronautics and automobile. In all these applications, power devices reliability is still a critical point. This is particularly the case in the powertrain of hybrid or electric vehicle in which power chips are often subjected to very high electrical and thermal stress levels such as hybrid or electric vehicle, power devices are subjected to very high electrical, thermal and mechanical stress levels which may affect their reliability.

Thus, the ability to analyze the coupled phenomena and to accurately predict degradation mechanisms in power semiconductors and their effects due to electro-thermal and thermo-mechanical stress is essential. Especially on the semiconductor chip where significant physical interactions occur and its immediate vicinity.

The aim of this work is to highlight the electro-mechanical and thermal stress and their effects on the semiconductor chip and its immediate vicinity, by evaluating the effects of damage using distributed models. This work consists of two parts:
An original experimental approach concerning the electro-thermal characterization of cross section power chips (IGBT and diodes). In this approach, it is exposed for the first time, an original way to characterize vertical thermal distributions inside high power silicon devices under forward bias. Thus, the vertical mapping of temperature and mechanical stress of IGBT and diode chip are presented. The impact of this work is that it opens a wide field of investigations in high-power semiconductor devices. The second part is theoretical and aims to implementing a distributed electro-thermal model of IGBT chip. The modeling strategy consists on a discretization of the power semiconductor chip in macro-cells with a distributed electro-thermal behavior over the chip area. In case of the IGBT devices, each macro-cell is governed by the Hefner model and electrically linked by their terminals. Temperature variable used in these macro-cells are obtained by a nodal 3D-RC thermal model. This allows the distributed electro-thermal problem to be solved homogeneously and simultaneously by a circuit solver such as Simplorer. The aim of this model is to allow the accurate analysis of some effects in the electrical and thermal coupling over the chip. Especially, this model should allow explaining some effects such as the contacts position over the die metallization and the ageing of the emitter metallization of the chip. In a first step, the model is used to clarify how the current and the temperature map are distributed over the chip according to the relative positions between cells and wire bond contacts on the top-metal during short-circuit operation. In a second step, we will show how dynamic latch-up failures may occur when trying to turn-off a short-circuit process.

Table des matières

Résumé 4
Abstract 5
Table des matières 6
Liste des figures 10
Introduction Générale 1
Chapitre I. Mécanismes de défaillance, Caractérisations et Modélisations des IGBT 5
I. Dispositifs de puissance à IGBT 5
1. Le composant IGBT 6
2. Structure interne de l'IGBT. 7
3. Les technologies de l'IGBT. 8
3.1. Technologie IGBT PT 8
3.2. Technologie IGBT NPT 9
3.3. Les technologies IGBT FS, LPT, SPT, IEGT, CSTBT et HIGT 9
3.4. Les technologies à grille en tranchée (Trench Gate) 10
II. Mécanismes de dégradation : puce IGBT et voisinage immédiat 11
1. Puce 11
1.1. Phénomène de latch-up dans un IGBT 12
1.2. L'emballement thermique 16
2. L'oxyde de grille 16
2.1. Les charges dans l'oxyde 17
2.2. Les claquages de l'IGBT 18
2.3. Modélisation de mécanismes de dégradation de l'oxyde de grille. 19
2.4. Modes de défaillance de l'IGBT en condition de court-circuit 20
3. Métallisation d'émetteur 20
3.1. Plasticité par mouvement de dislocation 22
3.2. Plasticité par diffusion 23
III. Caractérisations électrothermiques de l'IGBT à l'aide de micro-sections 26
1. Approche par micro section des composants de puissance 26
2. Caractérisation de distributions de courant dans les composants de puissance 27
3. Techniques de caractérisations thermiques 30
3.1. La thermographie infrarouge 30
3.2. Spectrocopie Raman 31
IV. Modélisation électrothermique de composants de puissance 33
1. Principe de la simulation électrothermique 34

1.1. Méthodes de relaxation 34
1.2. Méthodes directes 37
2. Stratégie de modélisation 40
2.1. Aspect thermique 40
2.2. Aspects électriques 48
2.3. Couplage électro-thermique 52
V. Conclusion 57
Chapitre II. Caractérisations sur micro-sections de composants de puissance. 59
I. Introduction 59
II. Micro-section de composants électroniques (IGBT et diode de puissance) et caractéristiques électriques 60
1. Préparation des échantillons 60
2. Analyses optiques, électroniques et chimiques 62
3. Caractérisations électriques statiques 62
III. Caractérisation thermique de microsection 65
2. Caractérisation par thermographie infrarouge 65
3. Caractérisation par spectroscopie micro Raman 66
2.1. Dispositif expérimental 67
2.2. Cartographies thermiques des micro-sections par µ-Raman 69
2.3. Mesures de la distribution de température 73
IV. Conclusion 78
Chapitre III. Modèle électrothermique de l'IGBT 79
I. Introduction 79
II. Outil de modélisation et simulation 80
1. Simplorer 80
2. Langage de modélisation : VHDL-AMS 80
III. Composante thermique 81
1. Description du modèle thermique proposé 82
2. Eléments de volume 83
3. Expressions des résistances et capacités thermiques 85
4. Génération du modèle thermique 86
5. Validation du modèle thermique 87
IV. Composante électrique 90
1. Description du modèle électrique d'Hefner du transistor IGBT 91
1.1. Le transistor bipolaire PNP de l'IGBT 92
1.2. Le modèle de transistor MOS de l'IGBT 93

1.3. Modèle capacitif de l'IGBT 93
1.4. Phénomènes d'Avalanche et secondaires 94
2. Paramètres du modèle d'Hefner dépendant de la température 95
3. Dissipation de puissance instantanée 96
4. Prise en compte du phénomène latch-up dans le modèle d'Hefner 97
4.1. Modèle du transistor bipolaire d'Ebers-Moll. 98
4.2. Inclusion du courant de latch-up 99
5. Modèle électrique de l'IGBT macro-cellulaire 101
5.1. Discrétisation de l'IGBT en macro-cellules 101
5.2. Réseau de macro-cellules de type IGBT 101
5.3. Modelisation de la metallisation d'une puce 101
5.4. Discrétisation de la couche de polysilicium de grille 103
6. Modèle électrique distribué 1D et multicellulaire de l'IGBT 103
V. Couplage électrothermique 104
VI. Conclusion 105
Chapitre IV. Simulation des effets du vieillissement de la métallisation sur les régimes de court-circuit. 107
I. Introduction 107
II. Les différents régimes extrêmes 108
1. Régime d'avalanche. 109
2. Les Régimes de court-circuit 111
2.1. Court-circuit de type I 111
2.2. Court-circuit de type II 112
2.3. Les modes de défaillance en régime de court-circuit type I 113
2.4. Défaillance survenant après la répétition de régimes de court-circuit 115
III. Simulation et résultats 118
1. Effet du vieillissement de la métallisation sur un court-circuit 120
1.1. Effets sur le courant total de court-circuit (IC) 120
1.2. Effet sur les distributions de courant 121
1.3. Effet sur les distributions de température 123
2. Application au phénomène de latch-up dynamique 124
IV. Conclusion 129
Conclusion Générale et Perspectives 131
Références 133
Annexes 153
Annexe 1: Caractérisation des matériaux par spéctroscopie Raman 153

1. Effet Raman 153
1.1. Diffusion Raman 154
1.2. Point de vue classique 154
1.3. Point de vue quantique 155
2. Spectre Raman du silicium monocristallin 155
Annexe 2 : Modèle d'Hefner de l'IGBT 157
1. Description du modèle électrique d'Hefner du transistor IGBT 157
1.1. Modèle statique 157
1.2. Modèle dynamique 161
2. Paramètres d'entrée du modèle d'Hefner dépendant de la température 165
Annexe 3: Extraction de paramètres du Modèle 168
1. Reverse engineering 168
2. Les paramètres issus des caractéristiques statiques 168
3. Les paramètres issus des caractéristiques dynamiques 171

Liste des figures

Chapitre I

Fig I. 1 Structure d'un module de puissance standard [Bou13] 5
Fig I.2 Champs d'application des composants de puissance [Nak08] 6
Fig I.3 (a) Structure interne d'un IGBT; (b) schéma électrique équivalent ; (c) schéma électrique équivalent réduit [Gal10] 7
Fig I.4 Motif des cellules élémentaires d'un IGBT [Bou13] 8
Fig I.5 (a) Structure PT de l'IGBT, (b) la répartition du champ électrique en polarisation directe (trait plein) et inverse (en pointillé), (c) Courant de trainage [Gal10] 9
Fig I.6 (a) Structure NPT (à couche homogène) ; (b) la répartition du champ électrique; (c) courant de trainage [Gal10] 9
Fig I.7 Structure de l'IGBT à grille en tranchée[Ibra09] 10
Fig I. 8 Encoche dans la puce de silicium (à gauche) ; Fissuration dans la puce de silicium causée par le stress de flexion (micro-section optical image300x) (à droite) [Cia00] 12
Fig I. 9 Schéma de structure IGBT mettant en évidence les deux transistors bipolaires imbriqués [Mou13a] 12
Fig I.10 Trajectoires des porteurs des charges dans une structure IGBT en polarisation directe 13
Fig I.11 Localisation du caisson P/P+ de la cellule élémentaire IGBT [Bon04] 13
Fig I.12 Les types de charges de l'oxyde et leur site [Man92] 17
Fig I.13 Modèle de percolation pour le claquage de l'oxyde [Deg99] 19
Fig I.14 Modes de défaillance en court-circuit de l'IGBT [Ben08] 20
Fig I.15 Déformation de la surface d'une métallisation [Cia02] 21
Fig I.16 (a) Film d'aluminium déposé sur un substrat Si oxydé, (b) même film après un cycle thermique entre 20 et 450°C dans un TEM [Leg09] 22
Fig I.17 Modèle de Gao de relaxation des films polycristallins sur substrat rigide [Bue03] 24
Fig I.18 Résultat d'expériences d'électromigration dans une ligne d'aluminium (les chemins de diffusion sont indiqués sur le schéma [Wed98, Foll04] 24
Fig I.19 Schéma de la corrosion par piqure d'un alliage d'aluminium [Var79] 25
Fig I.20 Distribution des composantes en x(a), y(b) et z(c) de l'induction magnétique [Bus03] 28
Fig I. 21 Distribution de température par imagerie LIT pour un dispositif (t= Δt1 à gauche), (t = Δt2 = 12 µs à droite) [Ric10a] 29
Fig I.22 Distribution de champ magnétique à la surface de la métallisation avec des courants de fil de bonding de l'IGBT [Shi13] 30
Fig I. 23 Illustration des principales informations d'un spectre Raman. 33
Fig I.24 Schématisation de la méthode de relaxation [Hab07b] 35
Fig I.25 (a) Illustration de l'approche de modélisation par réseau distribué (b) Maillage volumique pour le calcul de l'effet thermique [Cas08] 36
Fig I.26 Schématisation de principe illustrant la réduction de modèle [Deh08] 36
Fig I.27 Schéma de principe de la modélisation électrothermique couplée [Sau09] 37
Fig I.28 Schématisation de la méthode directe [Hab07b] 38
Fig I.29 Principe de la simulation électrothermique directe [Hec99] 38
Fig I.30 Exemple de modélisation électrothermique d'un transistor MOSFET et de son refroidisseur [Mär*00*] 39
Fig I. 31 Classification des différentes méthodes de modélisation thermique [Hab07b] 41
Fig I.32 Modèle de fonction de transfert pour la réponse thermique d'une puce en fonction de la puissance dissipée [Cas07] 43

Fig I.33 Propagation de la chaleur dans une puce de silicium [Cas07] 44
Fig I.34 Correspondance thermique du réseau RC pour différentes régions de l'IGBT [Cas07] 44
Fig I.35 Illustration du transfert thermique 3D [Mas01] 44
Fig I.36 Modèle compact en étoile [Ros97a] 46
Fig I.37 Bloc VHDL-AMS représentant un CTM [Hab05b] 47
Fig I.38 Prise en compte du couplage thermique entre deux sources de chaleur [Hab05c] 47
Fig I. 39 Méthode Nodale : Discrétisation et réseau RC [Hab07b] 48
Fig I.40 Distribution D des porteurs dans un IGBT [Cas07] 51
Fig I.41 Modèles compacts électrothermique de la diode Pin et de l'IGBT [Igi01a, Igi01b] 52
Fig I. 42 Diagramme représentant le schéma du modèle électrothermique des semi-conducteurs de puissance [Maw01] 53
Fig I.43 Approche multi-physique/ multi-échelle pour la modélisation 53
Fig I.44 Structure d'IGBT : (a) NPT trench; (b) SPT planar; (c) NPT planar [Bou13] 55
Fig I.45 Densité de courant d'électron d'une structure d'IGBT 3-cellules présentant des inhomogénéités de profil de dopage [Kop09] 56
Fig I.46 Schéma de la structure IGBT trench simulée 56
Fig I. 47 Résultats de la simulation en phase d'ouverture, b) profil de la densité de courant d'électrons à un temps t 57

Chapitre II

Fig II.1 Module de puissance Semikron IGBT NPT à grille tranchée (600 V/ 200 A) ouvert (à gauche). Puces extraites et résinées (à droite) 61
Fig II.2 (a, b) Image optique de microsection, (c) visualisation de cellules élémentaires de l'IGBT .. 62
Fig II.3 Caractéristiques statiques à l'état passant avant et après micro-section d'une diode de puissance (S=Surface active) 63
Fig II.4 Caractéristiques statiques à l'état passant avant et après micro-section d'un IGBT (S=Surface active) 64
Fig II.5 Cartographie thermique d'une mirco-section de diode sous 1 V/10 A dans un environnement à 20°C par caméra infrarouge 65
Fig II. 6 Horiba Jobin-Yvon LabRAM HR800 µ-Raman (à gauche) et Schéma du dispositif expérimental du spectromètre µ-Raman (à droite) 67
Fig II.7 Calibration de l'onjectif (à gauche) et du trou confocal (à droite) 68
Fig II.8 Microsection d'un IGBT à grille tranchée [Foc10] 69
Fig II.9 Zone de la microsection de la diode de puissance cartographiée 71
Fig II.10 Champ de contrainte de la diode de puissance en MPa 71
Fig II.11 Zone de la microsection de l'IGBT cartographiée 72
Fig II.12 Champ de contrainte de l'IGBT 73
Fig II.13 Dispositif Linkam THMS 600 74
Fig II.14 Spectres Raman d'un wafer de silicium non contraint à différentes températures 74
Fig II.15 Mesures expérimentales de l'évolution de la largeur à mi-hauteur de la raie Raman en fonction de la température et ajustement théorique des points 75
Fig II. 16 Evolution de la température ponctuelle de la microsection de la diode en fonction de la puissance dissipée 75
Fig II.17 Raie Raman de silicium mesurée sur la section transversale de la diode pour différentes puissances électriques injectées 76
Fig II.18 Répartition de la température dans une micro-section de diode polarisée à 2.83 V / 6 A 77
Fig II.19 Répartition de la température dans une micro-section de l'IGBT polarisée : Vgs=15 V et à 1.5 V / 5 A (à gauche) 77

Chapitre III

Fig III.1 Structure et matériaux utilisés dans les modules IGBT [Cia02] 82
Fig III.2 Assemblage réduit d'une Puce IGBT 82
Fig III.3 Discrétisation et réseau RC, (a) unidimensionnel 1D, (b) tridimensionnel 3D [Hab07b] 83
Fig III.4 Empilement multicouche et maillage du composant de puissance 84
Fig III.5 Représentation des éléments de volume RC ($\Delta x\ \Delta y\ \Delta z$) 84
Fig III. 6 Illustration de la discrétisation du modèle 85
Fig III.7 Illustration du maillage du modèle 85
Fig III.8 Confrontation des résultats de simulation RC-3D et ANSYS (Puce) 88
Fig III.9 Confrontation des résultats de simulation RC-3D et ANSYS (Substrat) 88
Fig III.10 Distribution de température du modèle thermique ANSY (à gauche) et RC-3D (à droite) . 89
Fig III.11 Comparaison entre le réseau 4×4-RC-3D et le réseau 10×10-RC-3D 90
Fig III.12 Schéma équivalent sur lequel est basé le modèle de Hefner (à gauche). Circuit équivalent du modèle de l'IGBT au sein d'une demi-cellule (à droite) [Hef88, Hef91a, Hef91b, Hef93, Hef94a, Hef94b] 91
Fig III.13 Schéma définissant les différentes Jonctions du transistor PNP et le système de coordonnées utilisées pour l'élaboration du modèle de transistor bipolaire de l'IGBT [Hef91] 92
Fig III.14 Circuit équivalent détaillé d'une cellule IGBT de type N [Mit91] 94
Fig III. 15 Schéma équivalent modèle de l'IGBT de Hefner et composante de puissance dissipée dans chaque cellule [Hef94b] 97
Fig III.16 Transistor bipolaire NPN parasite [Bal96, Mou13] 98
Fig III.17 Modèle complet de transistor bipolaire NPN de Ebers et Moll [Mar04] 98
Fig III.18 Inclusion du courant de latch-up dans le modèle de Hefner [Mou13a] 100
Fig III.19 Symbole du modèle électrothermique de l'IGBT [Ibr09] 101
Fig III.20 Réseau de conductances de métallisation obtenues sous ANSYS 102
Fig III. 21 Distributions de potentiel sous Ansys (à gauche) et sous Simplorer (à droite) sous 1A ... 103
Fig III.22 Schéma représentatif de la distribution du modèle 3D de la puce IGBT [Mou13a] 103
Fig III.23 Modèle électrothermique de puce IGBT 104

Chapitre IV

Fig IV.1 Circuit de test classique UIS (à gauche) et formes d'ondes associées (à droite) [Ric10a] ... 110
Fig IV.2 Schéma de principe d'un écrêteur actif [Sai04b] 111
Fig IV.3 Schéma électrique et formes d'ondes d'un IGBT en régime de court-circuit [Ben08] 112
Fig IV.4 Commutation d'un IGBT en mode de court-circuit : mise en court-circuit d'une charge mettant en mode de court-circuit un composant préalablement à l'état passant [Ben08] 112
Fig IV.5 Différents modes de défaillances en mode de court-circuit [Ben08] 113
Fig IV.6 Coupure d'un courant de court-circuit pour deux valeurs de résistance de grille [Yam94] 114
Fig IV.7 Courbe de robustesse, IGBT [Kha07] 115
Fig IV.8 Défaillance « retardée » d'un IGBT pour différentes énergies, sous Vce = 400 V et à Tc = 125°C [Kha07] 116
Fig IV.9 Formes d'ondes d'un IGBT NPT 600 V au 100^{ième} court-circuit, V_{CC} = 405V, T_C = 25°C, E = 0.61 J < E_C [Sai04b] 117
Fig IV.10 Destruction d'un IGBT NPT 600 V au 26279i^{ème} court-circuit, V_{CC} = 405V, T_C = 25°C, E = 0.61 J < E_C [Sai04b] 117
Fig IV.11 Illustration de la dégradation de la métallisation supérieure de la puce d'un semi-conducteur de puissance en régime de court-circuit répétitif [Pie11] 118

Fig IV.12 Illustration de l'évolution de la résistance relative de la métallisation supérieure (en Al) d'une puce de puissance en régime de court-circuit répétitif [Pie11] 118
Fig IV.13 Schéma électrique de mise en court-circuit de l'IGBT NPT (SGP30N60 30 A / 600 V).. 119
Fig IV.14 Formes d'ondes de court-circuit de l'IGBT NPT (SGP30N60 30A / 600 V)..... 120
Fig IV. 15 Effet du vieillissement de la métallisation sur les distributions de courant de l'IGBT NPT (SGP30N60 30A / 600 V) 121
Fig IV.16 Effet de la position du contact bonding et du vieillissement de la métallisation sur les distributions de courant l'IGBT 122
Fig IV.17 Effet de la position du contact bonding et du vieillissement de la métallisation sur les distributions de tension grille-sources de l'IGBT 123
Fig IV.18 Effet de la position du contact bonding et du vieillissement de la métallisation sur les distributions de température de l'IGBT..... 124
Fig IV.19 Courant du collecteur (I_C) pour différentes valeurs d'inductance parasite (L_p=10 nH, 30 nH et 120 nH)..... 125
Fig IV.20 Courant de trous Ip pour différentes valeurs d'inductance parasite (L_p=10 nH, 30 nH, et 120 nH)..... 126
Fig IV.21 Destruction de l'IGBT non vieilli (L_p = 30nH)..... 127
Fig IV.22 Destruction du composant par latch-up de toutes les macro-cellules de l'IGBT..... 127
Fig IV.23 Condition de court-circuit "critique" (ou seuil) obtenue pour L_p = 20 nH..... 128
Fig IV.24 Condition de court-circuit « critique » appliquée à une puce d'IGBT dotée d'une puce vieillie 129

Introduction Générale

Ces dernières décennies, le domaine des transports a connu d'importants changements qui se reflètent par la tendance à la hausse dans la mise en œuvre de systèmes de conversion d'énergie électrique, que ce soit pour des besoins de traction ou pour la commande d'auxiliaires. D'abord massivement rencontrée dans les applications ferroviaires, cette tendance s'est renforcée dans les applications automobiles et est en train de toucher de plus en plus l'industrie aéronautique. Cette évolution récente répond aux préoccupations écologiques émergentes que sont le besoin de préservation des ressources naturelles, la nécessité de réduction des émissions de gaz polluants. Cela passe par une gestion plus intelligente de l'énergie qui implique entre autre l'amélioration de l'efficacité énergétique des systèmes de propulsion des véhicules électriques ou hybrides.

Dans ce contexte applicatif, de nombreux développements concernent les convertisseurs de puissance, dont l'élément clef est l'interrupteur de puissance. Par ailleurs les besoins d'optimisation de l'espace occupé, le poids et le coût de ces dispositifs embarqués conduisent vers des structures de plus en plus intégrées impliquant de fortes densités de puissance. Les assemblages de ces convertisseurs structurés autour de puces de puissance IGBT (Insulated Gate Bipolar Transistor) et MOSFET (Metal-Oxide Semiconductor) sont souvent sujets à de fortes contraintes électro-thermo-mécaniques en fonctionnement. A l'origine, des fortes variations de température ont lieu au niveau des puces à semi-conducteur de ces dispositifs de puissance. Ces fortes amplitudes de température sont dues aux zones géographiques où ces composants sont soumis à des contraintes thermiques "sévères" liées à la température ambiante qui y règne (dans le pire des cas entre -55°C et 200°C pour un dispositif localisé près du réacteur d'un avion). En outre, les pertes énergétiques consécutives à l'injection de courant dans le semi-conducteur peuvent également engendrer de fortes variations de température sur la puce. Ces modules de puissance construits autour des empilements multicouches impliquant de matériaux différents aux propriétés souvent incompatibles (coefficient de dilatation thermique par exemple) sont très sensibles au stress électrothermiques et/ou thermomécaniques qui à terme finiront par endommager la structure.

L'exigence de robustesse et la nécessité de concevoir des dispositifs fiables capables de faire face aux contraintes électro-thermo-mécaniques impliquent de concentrer une partie des efforts autour de la puce semi-conductrice de puissance, siège d'interactions physiques importantes (électrique, mécanique, thermique). C'est dans ce contexte et dans celui du projet collaboratif FIDEA (Fiabilité et Diagnostic des Composants Électroniques de Puissance pour applications Automobiles) qui regroupe plusieurs partenaires industriels (Freescale, Actia et PSA) ainsi que des laboratoires de recherches (LAAS, SATIE, IFSTTAR, IMS, IES, P', CEMES) que se situe ce travail de thèse. Les objectifs de cette thèse qui restent dictés par ceux beaucoup plus ambitieux du projet FIDEA, s'articulent autour de la thématique des effets du vieillissement sur le comportement des composants en conditions d'utilisation sévères, qui dépendent beaucoup de la technologie de ces derniers.

Ces travaux comportent deux volets :

Un volet expérimental original visant la caractérisation électrothermique de puce de puissance (IGBT et diode) sur la base de micro-sections. La piste suivie par cette approche devrait permettre de rendre possible la caractérisation d'un certain nombre de grandeurs physiques (thermiques, électriques et mécaniques) sur les tranches sectionnées des puces sous polarisation (en statique, voire en dynamique) et ainsi contribuer à l'amélioration des connaissances de leur comportement. Ainsi, des cartographies de distributions verticales de température de puce IGBT et diode et de contraintes mécaniques sont

présentées. C'est, à notre connaissance une voie originale qui devrait permettre d'ouvrir un large champ d'investigation dans le domaine de la puissance.

Le second volet est théorique et consiste à mettre en place un modèle électrothermique distribué de puce IGBT. Cette modélisation comme nous l'envisageons, implique de coupler dans un unique environnement (Simplorer), une composante thermique et une composante électrique. Le développement choisi passe par l'utilisation de modèle physique d'IGBT tels que celui de Hefner. Ce modèle est ensuite appliqué pour étudier le rôle et les effets du vieillissement de la métallisation de puce lors de régimes électriques extrêmes répétitifs tels que les courts-circuits. Un aspect original du travail est la démonstration par analyse numérique du mode de défaillance par latch-up dynamique à l'instant de la commande d'ouverture du courant de court-circuit. Ce phénomène bien qu'ayant été observé lors de vieillissement d'IGBT par répétition de courts-circuits n'avait à notre connaissance pas encore été simulé. La modélisation distribuée de la puce et la simulation du phénomène nous a ainsi permis de vérifier certaines hypothèses.

L'apport de ce travail de thèse devrait concourir d'une part à mettre en lumière les stress électrothermiques sur la puce et son voisinage immédiat et d'autre part, à nourrir les modèles de mécanismes physiques des défaillances. Cela a pour objectif l'amélioration des connaissances sur les mécanismes de dégradation des composants semi-conducteurs de puissance vis-à-vis des stress électro-thermo-mécaniques. La finalité de ces travaux est d'apporter des éclairages quant aux effets de certains mécanismes de dégradation sur le comportement des composants dans leurs contraintes d'usage et leurs environnements d'intégration.

Afin de présenter nos travaux, ce mémoire est composé de quatre chapitres.

Le chapitre I présente les différentes structures internes et les différentes technologies d'IGBT afin de mieux comprendre les interactions des phénomènes physiques qui s'y opèrent ainsi que son fonctionnement. Il y est relaté les différents modes et mécanismes de défaillance des IGBT ainsi que les modélisations de ces mécanismes afin de mieux cerner les contours des phénomènes de vieillissement des IGBT et de comprendre l'évolution de défaillances liées aux dégradations. Une description de la modélisation électrothermique (principe et stratégie de modélisation), ainsi qu'un bref état de l'art sur des méthodes de modélisation électrothermique permettent de positionner notre approche.

Le chapitre II a été dédié au volet expérimental de travaux de caractérisation de distribution de température menés à travers des microsections de puce de puissance IGBT et diode en fonctionnement. Nous décrivons tout d'abord l'approche expérimentale ainsi que les différents moyens utilisés dans notre démarche originale. Ensuite, nous présentons les caractéristiques électriques réalisées sur les échantillons avant et après microsection. Nous terminons ce chapitre par la présentation des différentes cartographies de température et de contraintes mécaniques obtenues par micro-Raman sur les tranches sectionnées des puces de puissance sous polarisations statiques directes.

Le chapitre III décrit le modèle électrothermique distribué de la puce IGBT développé dans ces travaux. Les choix, la méthode de discrétisation de la puce de puissance ainsi que la stratégie de modélisation sont discutés. Dans un premier temps, nous décrivons la composante thermique du modèle ainsi que sa validation. Puis, nous décrivons la composante électrique tirée du modèle physique de Hefner de même que sa validation en VHDL-AMS. Enfin, nous présentons le couplage électrothermique direct de ces deux entités afin d'obtenir le modèle électrothermique distribué de puce IGBT.

Le chapitre IV est consacré à la compréhension des effets du vieillissement de la métallisation d'émetteur d'un IGBT sur son comportement lors de régimes de courts-circuits à l'aide de la simulation numérique. En particulier, nous nous sommes attachés à démontrer par simulation le phénomène de latch-up dynamique, observé jusqu'à présent uniquement de manière expérimentale, lors de la coupure du

courant de court-circuit. Le modèle électrothermique distribué au niveau de la puce a ainsi permis de montrer le rôle joué par l'évolution des caractéristiques de la métallisation sur ce phénomène.

Chapitre I. Mécanismes de défaillance, Caractérisations et Modélisations des IGBT

I. Dispositifs de puissance à IGBT

Un module électronique de puissance est constitué d'un empilement de couches de différents matériaux comme illustré en figure (I.1). Cette structure permet d'assurer à la fois des fonctions de maintien mécanique, d'isolation électrique et de transfert thermique [Cia02]. Mis à part les composants discrets (TO220, D2Pack, …), deux types de package peuvent se rencontrer communément pour les composants de puissance : les boitiers sous forme de modules de puissance et les boitiers pressés. Les premiers reposent sur une technologie mature et présentent un avantage considérable grâce à leur faible coût. Les puces sont brasées sur un substrat DBC (Direct Bonded Copper) composé d'un substrat céramique (Al_2O_3 ou AlN) métallisé au cuivre sur chacune de ses faces. Ce substrat est lui-même brasé sur une semelle de cuivre ou d'AlSiC. En excluant celles au plomb, les brasures les plus utilisées sont constituées d'étain, d'argent et de cuivre (SnAgCu). A noter que nous rencontrons de plus en plus de nouvelles technologies d'attaches comme le frittage de microparticules d'argent. La connectique entre les puces et les pistes de cuivre du DBC est traditionnellement assurée par des fils de bonding en aluminium. Ces fils d'aluminium sont soudés par ultrason sur les métallisations aluminium des puces. Le schéma ci-dessous représente un assemblage typique de couches en précisant la nature des matériaux.




Fig I. 1 Structure d'un module de puissance standard [Bou13]

Par ailleurs, les modules pressés (press-pack) présentent un avantage dans la mise en court-circuit naturelle à la destruction, un refroidissement double face, la mise en série (empilage) et une bonne résistance à la fatigue thermique ainsi que l'absence d'explosion à la destruction. Toutefois, leur mise en œuvre (serrage) ainsi que leur coût constituent une limitation.

Les interrupteurs de puissance sont généralement choisis pour leurs modes de commande, leurs tensions de blocage, leurs courants à faire transiter et leurs fréquences de commutation,…. Ainsi une classification des types d'interrupteurs répartis selon leur gamme de puissance et leur fréquence d'utilisation est donnée en figure (I.2).
Il apparait que les modules IGBT (Insulated Gate Bipolar Transistor) sont utilisés généralement dans des applications moyennes fréquences et moyennes puissances. Afin d'obtenir les calibres de courant souhaités, il est nécessaire de mettre en parallèle des puces d'IGBT en les reliant entre elles avec des fils de bonding. Ainsi, les modules IGBT couvrent une large gamme allant d'une dizaine à quelques milliers d'ampères et de 300 à 6.5 kV pour répondre aux nombreuses attentes dans les domaines de fortes et de moyennes puissances.




Fig I.2 Champs d'application des composants de puissance [Nak08]

Sous diverses formes, on retrouve ainsi le module IGBT dans la commande industrielle de moteurs, les alimentations ininterruptibles (UPS), la traction électrique, la gestion de source d'énergie éolienne ou solaire, les véhicules électriques, les ascenseurs, les appareils domestiques, … . La tenue en tension ne semble guère pouvoir aller bien au-delà tant les perspectives offertes par la technologie du silicium semblent limitées.

Dans cette partie, nous présentons une brève description du composant de puissance IGBT, sa structure interne, ses différentes technologies ainsi que son fonctionnement sont également abordés.

1. Le composant IGBT

Les IGBT sont nés de la recherche de l'amélioration de l'efficacité à haute tension des composants MOS. La solution est venue de l'ajout à la conduction par porteurs majoritaires, d'une conduction par porteurs minoritaires et de la modulation de la résistivité de la zone de tenue en tension du composant. Le composant obtenu, l'IGBT, présente une chute de tension plus faible que celle d'un MOS pour des dispositifs, moyennes et hautes tensions. Ainsi, l'IGBT est un composant mixte dont la structure principale est un transistor bipolaire de puissance (Bipolar Junction Transistor ou BJT) commandé par un transistor MOSFET (Metal Oxide Semi-conducteur Field Effect Transistor). Le transistor MOS est commandé par la tension de grille qui lui est appliquée. De plus, l'IGBT présente de faibles chutes de tension à l'état passant liées à sa conduction bipolaire. L'IGBT associe donc partiellement les avantages d'une commande MOS (rapidité en commutation, simplicité de commande « isolée », …) et les performances en conduction des structures bipolaires (faible pertes en conduction, modulation de conductivité, …), tout en réduisant les limitations des deux technologies. Ces caractéristiques font qu'aujourd'hui l'IGBT est devenu le composant majeur de l'électronique de puissance car il supplante avec avantage les composants cités précédemment, dans leurs limites d'utilisation et les relaye dans les domaines de forte tension (gamme du kilovolts) même si il a cependant l'inconvénient d'être plus lent que le MOSFET. Cette structure proposée par [Bal79] a fait l'objet de nombreux travaux afin d'améliorer ses performances. L'IGBT a été introduit commercialement à partir de 1983, et est aujourd'hui fabriqué par de nombreux industriels (Eupec, Mitsubishi Electrics, Toshiba, Siemens,...) de manière discrète ou sous forme de modules. Les modules IGBT couvrent une large gamme en tension de 600 V à 6500 V, pour des capacités en courant allant jusqu'à 1200 A. Dans la suite, nous nous intéressons aux IGBTs à base de type N, les plus répandus, en précisant que les mêmes principes régissent les IGBTs à base de type P.

2. Structure interne de l'IGBT.

L'IGBT ou transistor bipolaire à grille isolée est constitué de quatre couches semi-conductrices alternées (P+, N-, P+, N+) créées sur le même cristal de silicium. Pour des applications proprement de puissance, la structure de la cellule élémentaire de l'IGBT présentée en figure (I.3a) est très proche de celle d'un VDMOS (Vertical Double Diffused MOS). L'IGBT est un composant dont la structure dérive de celle d'un transistor MOS de puissance par substitution d'un émetteur P+ à la région N+ de drain. Ainsi, l'IGBT est constitué sur la face avant d'un collecteur (cathode) formé par une large zone P+ assez fortement dopée. Cette zone comprend de part et d'autre, deux zones de diffusion N+ fines et fortement dopées qui constituent les sources du MOS à canal Horizontal (pour des IGBT planars). La zone du canal est de type P faiblement dopée afin d'assurer une tension de seuil raisonnable à la structure. En dessous de ces îlots de cathode s'étend une épaisse zone N- qui a pour but d'assurer la tenue en tension du composant en permettant aux zones de charge d'espace (ZCE) des jonctions J_1 et J_2 de s'étendre. Puis vient une zone P+ fortement dopée dont le rôle est d'injecter des porteurs minoritaires dans la zone N- afin de réduire sa résistivité lors de la conduction. Cette région, permet de diminuer la chute de tension à l'état passant de la structure [BAL96].




Fig I.3 (a) Structure interne d'un IGBT; (b) schéma électrique équivalent ; (c) schéma électrique équivalent réduit [Gal10]

La figure (I.3a) montre qu'il existe cinq principales régions semi-conductrices dans une cellule IGBT : l'émetteur P+, la source N+, la base de type N-, le caisson de type P et une section MOS qui assure la liaison électrique entre la source N+ et la région de base N-. L'ensemble des régions semi-conductrices fait apparaitre des transistors bipolaires NPN et PNP, une résistance R_P et une section MOSFET à canal N ainsi qu'une résistance de modulation R_{mod} relative au comportement de la couche faiblement dopée N- . Ceci permet d'obtenir le schéma équivalent donné par la figure (I.3b) [Bal87].

La présence d'un court-circuit métallique entre l'émetteur N+ et le caisson P permet de désensibiliser la jonction émetteur/base du transistor bipolaire parasite NPN afin de limiter le risque de latch-up (amorçage du thyristor constitué des jonctions N+P+N-P+) [Val03]. Le schéma électrique équivalent devient alors celui donné par la figure (I.3c). Il s'agit d'un Darlington MOSFET-Bipolaire PNP associé à une résistance modulable R_{mod} qui doit tenir la tension à l'état bloqué et avoir une faible valeur à l'état passant. Ceci implique que la couche N- ou région de base doit être faiblement dopée, épaisse et associée à une zone d'injection P+ afin de réduire la chute de tension à l'état passant.

A l'instar des puces de puissance VDMOS, les puces semi-conductrices de puissance IGBT sont des composants verticaux d'une épaisseur variant entre environ 70 µm (transistor de tenue en tension 600

V) jusqu'à quelques centaines de micron (transistor assurant le blocage des tensions les plus élevées environ 6.5 kV). Ces puces sont composées d'une cellule IGBT élémentaire répétée plusieurs milliers de fois sur le même cristal (plusieurs centaines de milliers de cellules élémentaires par cm^2). Ces cellules élémentaires sont en parallèle afin d'atteindre des forts niveaux de courant, comme le montre la figure (I.4). Dans ce qui suit, nous présentons les différentes technologies de l'GBT.




Fig I.4 Motif des cellules élémentaires d'un IGBT [Bou13]

3. Les technologies de l'IGBT.

Il existe sur le marché plusieurs technologies. Celles-ci présentent différents compromis conduction/commutation [Ibra09]. En effet, la nécessité de diminuer la chute de tension à l'état passant implique une augmentation de la modulation de conductivité et donc une hausse de concentration des porteurs dans la région de base. Cela se traduit en contrepartie par une diminution des performances dynamiques.

3.1. Technologie IGBT PT

Le transistor IGBT PT (Punch Through) est caractérisé par la présence d'une couche tampon (buffer) N+ intercalée entre le collecteur P+ et la zone de base N- voir figure (I.5a). L'introduction de cette couche tampon permet de réduire considérablement l'épaisseur de la base N- entrainant des chutes de tension à l'état passant plus faibles, pour des tenues en tension équivalentes. Les IGBT PT sont donc asymétriques en tension et le profil de champ est celui donné en figure [I.5b] [Per03]. Par ailleurs, cette couche intermédiaire diminue l'injection de porteurs de l'anode permettant ainsi une amélioration des caractéristiques dynamiques en diminuant la valeur du courant de queue à l'origine figure (I.5c).

Pour conserver des pertes en commutation faibles, la durée de vie des porteurs dans la zone tampon doit être réduite par irradiations [Mag07]. Le développement des techniques de contrôle de la durée de vie des porteurs reste le problème majeur de l'amélioration des performances des transistors IGBT PT. Cette technologie PT apparue en 1985 est essentiellement adaptée pour des dispositifs de la gamme 600 V-1200 V. Pour des tensions supérieures l'épaisseur de la couche N− n'est plus compatible avec le coût et la maîtrise de la technique d'épitaxie [Lef05a]. Cette technologie présente néanmoins l'inconvénient de composants à coefficients de température négatifs.




Fig I.5 (a) Structure PT de l'IGBT, (b) la répartition du champ électrique en polarisation directe (trait plein) et inverse (en pointillé), (c) Courant de trainage [Gal10]

3.2. Technologie IGBT NPT

Le transistor IGBT NPT (IGBT Non-Punch-Through) est caractérisé par une base N^- suffisamment profonde de sorte que la zone de déplétion n'atteigne jamais la couche d'injection P^+ sous polarisation inverse de la jonction J2, figure (I.6a) [Lef05a]. A l'état direct bloqué, cette structure fonctionne donc en régime de non limitation de charge d'espace Non punch Through (NPT). La figure (I.6b) montre l'allure de la répartition du champ électrique dans les bases de la structure. Les traits pleins correspondent à une tension V_{AK} positive, les traits pointillés à une tension V_{AK} négative. Afin de contrôler l'injection de trous par l'émetteur P+ dans la base et réduire la queue de courant à l'ouverture, figure (I.6c), des technologies Field-stop « FS » ont été utilisées, caractérisées par des couches P+ très fines en face arrière. Cette structure à couche homogène apparue en 1982 ne fait appel ni à l'implantation ionique ni à l'irradiation comme pour la PT. Il en résulte donc un meilleur comportement à haute température [Lef04]. Cependant, la présence d'une base N- épaisse est favorable aux chutes de tension importantes à l'état passant, constituant un handicap surtout pour les gammes de tension bloquée inférieure à 1200 V comparé aux IGBT PT [Per03].




Fig I.6 (a) Structure NPT (à couche homogène) ; (b) la répartition du champ électrique; (c) courant de trainage [Gal10]

3.3. Les technologies IGBT FS, LPT, SPT, IEGT, CSTBT et HIGT

Aujourd'hui, les différents constructeurs développent des composants ayant la conductivité élevée des structures NPT et la dynamique des structures PT. Cela implique la matérialisation d'une couche tampon moyennement dopée et plus profonde afin de casser le champ électrique sans dégrader l'injection de

porteurs dans la base. Plusieurs appellations commerciales sont proposées telles que : FS-IGBT (Field Stop IGBT), développé par *Eupec* et *Fuji* [Las00] ; SPT-IGBT (Soft Punch Through IGBT), proposé par *ABB* [Rah01] ; LPT-IGBT (Light Punch Through IGBT), développé par *Mitsubishi Electric* [Nak02] de même que CSTBT (Carrier Stored Trench Gate Bipolar Transistor), [Tak02]; IEGT (Injection Enhancement Gate Transistor), développé par *Toshiba* [Zhu06] et enfin, HiGT (High Conductivity IGBT), proposé par *Hitachi* [Oya04].

3.4. Les technologies à grille en tranchée (Trench Gate)

L'IGBT à grille tranchée figure (I.7) présente un canal N vertical contrairement à la structure planar dans laquelle le canal est horizontal. Dans cette structure apparue en 1987 la grille prend une nouvelle disposition sous forme de tranchée verticale. Cela a pour effet de réduire la résistance du canal et d'avoir une densité de cellules plus importante [Iwa99]. La forme de cette grille permet d'écarter les deux zones de charges d'espace empêchant les électrons de transiter horizontalement. Ces derniers vont alors passer directement dans le collecteur verticalement. La largeur de la grille est plus petite qu'en technologie planar, ceci permet d'augmenter la gamme en courant [Ibr09]. L'IGBT à tranchée présente des chutes de tension améliorées à l'état passant et est quasi insensible au déclenchement du thyristor parasite [Mot98].




Fig I.7 Structure de l'IGBT à grille en tranchée[Ibra09]

Dans l'IGBT à technologie planar l'effet JFET (située entre deux caissons P voisins) réduit l'accès des lignes de courant au canal du MOS. Ceci a pour conséquence d'augmenter la chute de tension à l'état passant et donc les pertes en conduction. La structure à tranchée permet d'inhiber ce problème car les caissons P de deux cellules adjacentes ne sont pas en vis-à-vis grâce à la grille enterrée [Lef05a]. Néanmoins, cette technologie fait aussi augmenter la capacité grille-émetteur et donc diminuer le comportement dynamique du composant [Mal01], et les étapes de fabrication de l'IGBT à tranchée sont plus compliquées. La tenue au court-circuit est un des points critiques des IGBTs à tranchée en raison d'une densité de puissance plus élevée (la largeur de cellule élémentaire plus courte) [Lef05a].
Toutefois, il est démontré que cette technologie d'IGBT est la plus performante aussi bien au niveau des pertes par conduction qu'au niveau des pertes par commutation [Iwa01].
Dans les travaux présentés dans ce mémoire, les puces IGBT utilisées sont de type Non Punch Trough (NPT) à grille planar plus susceptibles à l'amorçage du thyristor parasite [Mot98].

II. Mécanismes de dégradation : puce IGBT et voisinage immédiat

Les composants semi-conducteurs de puissance (IGBT, MOSFET, Diode, …) utilisés dans diverses applications qui impliquent souvent des environnements très sévères (très fortes températures et amplitudes thermiques très importantes, …) sont sujets à différentes dégradations. C'est le cas des applications de traction (entrainement ferroviaire, véhicules électriques, …) dans lesquelles le cyclage thermique est la principale cause de défaillance de ces composants. En effet, ces variations de températures, associées aux différences des coefficients de dilatation thermique (CTE) des couches matérielles en contact engendrent des contraintes de cisaillement aux interfaces. En ce qui concerne les différences de CTE, les problèmes se situent entre l'aluminium des fils de bonding et le silicium de la puce, entre le substrat et la semelle (en particulier entre Al_2O_3 et le cuivre) et entre la puce silicium et le substrat céramique (en particulier avec un substrat en Al_2O_3).
Aujourd'hui, avec la nécessité de concilier une forte intégration des fonctionnalités et une augmentation des densités de puissance, les contraintes électrothermiques et thermomécaniques dans la structure de ces dispositifs sont de plus en plus importantes. Ces contraintes sont telles que les phénomènes de dégradation des dispositifs électroniques de puissance peuvent mener à des défaillances. Ainsi un accent doit être mis sur les problèmes de fiabilité liés à la technologie d'assemblage de ces composants. Pour mieux cerner les contours des phénomènes de vieillissement de ces dispositifs et comprendre l'évolution des défaillances liée à ces dégradations, nous avons axé cette partie sur les mécanismes de dégradation de composants de puissance et leur modélisation autour de la puce active IGBT et son voisinage immédiat.

1. Puce

La puce dans un composant électronique de puissance est l'élément principal du dispositif. Elle est dans la quasi-totalité des cas en silicium (Si). Toutefois, les composants en carbure de silicium (SiC) devraient se répandre dans les années à venir. Les dimensions disponibles vont de 4 mm^2 à 200 mm^2 pour les dispositifs électroniques (IGBT, MOSFET, Diode, …) destinés à une attache brasée. Les boitiers pressés (press-pack) dont les puces (thyristor et diodes) sont circulaires ont des diamètres allant de moins 25 mm à 100 mm.
Le silicium fait partie des matériaux dits fragiles. Ces matériaux se caractérisent par l'apparition d'une rupture sans que le matériau n'ait été soumis à une quelconque fatigue ni déformation plastique. Ils ne tolèrent aucune déformation au-delà de la limite élastique et cassent assez facilement en flexion. Cette fragilité à la fracture peut être accentuée par la présence de microfissures qui dépassent une certaine longueur critique et suffisante pour engendrer la rupture. Ce genre de défaillance apparait dans la puce lors des chocs thermiques, lorsque la puce est au départ relativement froide et génère un flux de chaleur important entrainant de forts gradients de températures. La figure (I.8) montre une encoche dans la partie inférieure d'une puce IGBT, qui a été causée au cours de la découpe du silicium par une bille en diamant.

Plusieurs causes peuvent être à l'origine de la fracture. Le stress de flexion qui se produit durant la phase de montage du module sur la plaque de refroidissement lorsque celle-ci présente des défauts de planéité, entrainant la mise en court-circuit de la puce est l'une des causes [Cia00]. La figure (I.8) montre une fissure horizontale inhabituelle dans la région sous la surface d'une puce IGBT. Cette fissure est probablement due à la contrainte de pelage qui s'est développée lors du montage du module avec une plaque de base trop convexe.




Fig I. 8 Encoche dans la puce de silicium (à gauche) ; Fissuration dans la puce de silicium causée par le stress de flexion (micro-section optical image300x) (à droite) [Cia00]

1.1. Phénomène de latch-up dans un IGBT

Le transistor IGBT, de par sa structure (figures I.9a et I.9b), présente deux transistors bipolaires NPN et PNP imbriqués. Le premier est un transistor parasite constitué d'un émetteur N+ très fortement dopé et d'une base étroite P+ qui lui confèrent un gain élevé contrairement au second (PNP) dont le gain est de l'ordre de l'unité du fait de sa base très large voir figure (I.9b). L'IGBT composé de quatre couches alternées P-N-P-N, peut sous certaines conditions déclencher un effet thyristor non désiré, lié à la mise en conduction du transistor bipolaire parasite [Zen94, Vol07]. Le déclenchement de ce thyristor parasite doit être inhibé au risque d'entrainer la perte de contrôle de l'IGBT par la grille suivie de la destruction du composant. Cette défaillance connue sous le nom de latch-up peut se produire aussi bien en régime statique qu'en dynamique. Ainsi on distingue deux types de latch-up : le latch-up statique qui a lieu lorsque le courant de conduction de l'IGBT excède une certaine valeur critique alors que le composant est utilisé en conduction et le latch-up dynamique qui a lieu lorsque l'IGBT est commuté de l'état fermé à l'état ouvert. Comparativement, les densités de courant impliquées dans le latch-up dynamique restent nettement inférieures à celles responsables du latch-up statique [Kha03].




Fig I. 9 Schéma de structure IGBT mettant en évidence les deux transistors bipolaires imbriqués [Mou13a]

Les trajectoires suivies par les trous en provenance du collecteur P+ et injectés dans la zone de drift N- sont très déterminantes pour le bon fonctionnement du composant. En général, d'un point de vue structurel, les trous se déplacent verticalement vers la métallisation de la face supérieure. Une partie de ces trous s'annihile en se recombinant dans la base N- avec les électrons en provenance du canal du MOS, tandis que l'autre portion est entrainée par le champ électrique de la zone de charge d'espace, voir figure (I.10). Il en résulte une composante de courant de trous I_p se déplaçant latéralement dans la zone

de diffusion P/P+ (P-body ou P-well). Cette composante latérale de courant de trous va induire une chute de tension latérale V_{latch} due à la résistance de structure R_{sh} (shunt résistance) de la zone de diffusion P/P^+. Cette chute de tension polarise en direct la jonction émetteur-base (N+/P+) du transistor parasite NPN et peut éventuellement aller au-delà du seuil de conduction de celle-ci. Dans ce cas, le transistor parasite devient passant et alimente en électrons la base du transistor PNP. Si cela se produit, le thyristor parasite composé de ces deux transistors est alors déclenché provoquant le latch-up qui se manifeste par une augmentation soudaine du courant. En l'absence de limitation de courant et d'ouverture auxiliaire de ce courant, ce phénomène est destructeur pour le composant.




Fig I.10 Trajectoires des porteurs des charges dans une structure IGBT en polarisation directe

Le caisson de type P/P+ situé entre l'émetteur coté cathode et la base large et peu dopée N- est le siège de phénomènes importants dans le fonctionnement de l'IGBT, figure (I.11).




Fig I.11 Localisation du caisson P/P+ de la cellule élémentaire IGBT [Bon04]

C'est en effet dans cette région que circule le courant latéral pour les IGBT planar qui peut mener au déclenchement du thyristor parasite. Ce phénomène de latch-up rend l'IGBT incontrôlable et, dans un système électronique de puissance, peut mener à la mise en court-circuit d'un bras d'onduleur et donc à sa destruction. Dans un fonctionnement normal, ce caisson P/P+ est modélisé par une simple résistance latérale R_{sh} traversée par un courant I_p qui devient I_{latch} en situation de latch-up. Lorsque le produit $R_{sh} \times I_p$, qui dépend de la température, dépasse la valeur seuil de conduction de la jonction N+/P (J_3) (environ

0.6 V), celle-ci devient passante et le thyristor parasite se déclenche. Dans cette partie on va s'intéresser à la détermination des expressions des différentes grandeurs en régime permanent.

L'expression de la chute de tension latérale dans le caisson P/P+ est donnée par :

$$V_{lat} = R_{sh} . I_p \qquad \text{E.I. 1}$$

Si α_{PNP} et α_{NPN} sont les gains respectifs des transistors bipolaires PNP et NPN, d'après les relations fondamentales dans un transistor bipolaire, on peut écrire [Kha03, Vol07a] :

$$I_p = \left(\frac{\alpha_{PNP}}{1-\alpha_{PNP}}\right) I_n \qquad \text{E.I. 2}$$

Où I_n est le courant des électrons provenant du canal du MOS. Aussi, le courant d'émetteur défini par :

$$I_{CE} = I_p + I_n = \left(\frac{\alpha_{PNP}}{1-\alpha_{PNP}}\right) I_n + I_n = \frac{I_n}{1-\alpha_{PNP}} \qquad \text{E.I. 3}$$

Ainsi la chute de tension latérale s'obtient par :

$$V_{lat} = \alpha_{PNP} . R_{sh} . I_{CE} \qquad \text{E.I. 4}$$

Le latch-up intervient lorsque la somme des gains en courant des deux transistors imbriqués atteint l'unité [Kha03, Vol07] c'est-à-dire :

$$\alpha_{PNP} + \alpha_{NPN} = 1 \qquad \text{E.I. 5}$$

Pour atteindre cette condition, il faut que la polarisation de la jonction N+/P atteigne la valeur seuil du potentiel de conduction de cette jonction ($V_{lat} = V_{bi} \approx 0.6$ V). A cette condition le courant de latch-up statique est donné par l'expression suivante :

$$I_{latch} = \frac{V_{bi}}{\alpha_{PNP} . R_{sh}} \qquad \text{E.I. 6}$$

On définit la résistance de la zone de drift (P/P+) ou shunt résistance par :

$$R_{sh} = \rho \frac{L}{S} = \frac{1}{q . \mu_p N_{P/P+}} \frac{L_{P/P+}}{D_{P/P+} W_{P/P+}} \qquad \text{E.I. 7}$$

Où $L_{p/p+}$ est la longueur, $W_{p/p+}$ la largeur et $D_{p/p+}$ la profondeur de la zone de diffusion. $N_{p/p+}$ étant le dopage de cette zone [Bon04, Azz97, Vol07].
Pour un IGBT donné, avec une géométrie spécifiée, il existe un courant critique au-delà duquel la chute de tension latérale est suffisante pour activer le thyristor parasite. Les données du fabriquant spécifient un courant maximal I_{CM} pouvant circuler dans l'IGBT. Il existe une tension V_{GE} correspondante pour laquelle on peut s'assurer que ce courant ne sera jamais atteint. Dès lors que le latch-up est activé, la commande de la grille n'a plus aucun contrôle sur le courant du collecteur I_C. La seule manière de couper le courant dans l'IGBT est celle utilisée pour un thyristor, c'est-à-dire l'annulation du courant par le circuit extérieur suivi d'une tension négative. Si le latch-up n'est pas stoppé dans les délais très brefs, l'IGBT est détruit par dissipation excessive de puissance.

1.1.1. Latch-up dynamique

Le latch-up dynamique diffère du latch-up statique dans le mode de fonctionnement de l'IGBT. En effet, la mise en commutation de l'IGBT de l'état passant à l'état bloqué peut également causer le latch-up

[Kha03, Azz97, Vel00, Vol 07]. Dans les conditions de déclenchement, lors de la coupure du courant MOS, un afflux supplémentaire de trous en provenance du collecteur P+ apparait et peut être suffisant pour polariser en direct la jonction émetteur N+/P (J_3). Le courant collecteur est donné en première approximation par la somme du courant de trous (Ip) transitant dans la région P-Body et du courant d'électrons provenant du MOS.

$$I_{CE} = I_p + I_{MOS} \qquad \text{E.I. 8}$$

Lors de la commande d'ouverture, en général sous charge inductive, la dynamique du courant collecteur est limitée alors que le courant MOS est coupé par comparaison de façon quasi-instantanée. Le maintien, à cet instant, du courant collecteur nécessite alors, d'après la relation (E.I.8), une augmentation du courant de trous pour compenser le courant MOS. Cela nécessite un afflux supplémentaire de trous provoqué par la montée de la tension collecteur-émetteur V_{CE} lors de la phase d'ouverture. En effet, la montée de cette tension supportée par la jonction P/N- (J_2) entraine un élargissement de la zone de déplétion préférentiellement du côté de la base N-. La largeur de cette zone réduit ainsi l'épaisseur de la région de base quasi-neutre N- et permet donc à plus de trous de traverser la base. Le courant latéral de trous augmente en raison du flux accru de trous. Et comme pour le cas statique, cette composante de courant latérale de trous va générer une chute de tension latérale sous la région P/P^+ et provoquer potentiellement l'amorçage non désiré du thyristor parasite (P+N-P+N+) comme évoqué précédemment [Boc05].
Nous retrouvons donc le cas de figure précédent avec une augmentation de la chute de tension aux bornes de la résistance R_{sh} de la couche de diffusion P/P+ et la polarisation en direct de la jonction J_3. En outre, la tension du MOS qui est la même que la tension base-collecteur du transistor NPN augmente pendant le transitoire, réduisant la largeur de la base neutre N- du transistor PNP et accroissant donc le gain en courant. En conséquence, l'injection des électrons dans cette base est augmentée [Boc05]. La combinaison de tous ces effets va favoriser l'amorçage du transistor parasite NPN et le déclenchement du latch-up.
Un latch-up dynamique peut aussi être déclenché par une génération d'avalanche dynamique pendant l'ouverture [Vol 07, Alp06]. En effet, les trous générés par multiplication d'avalanche dans la région de charge d'espace sont entrainés dans le p-body de la structure IGBT et le phénomène est équivalent.
Une solution pour limiter ce problème est d'avoir une résistance de grille suffisamment grande pour que la vitesse de commutation soit assez faible. De nombreuses règles de design peuvent être appliquées afin d'éviter le départ en latch-up. Parmi les plus courantes, l'ajout d'une implantation P+ (pour le cas statique) dans le caisson de type P permet de diminuer la résistance de latch-up par une augmentation du dopage [Vol 07]. Cette technique est utilisée aussi bien dans les structures à technologie planar qu'à tranchées.

Influence de l'inductance parasite de l'IGBT

Les connections du collecteur, et de l'émetteur comportent une faible inductance série parasite. Si la chute de tension aux bornes de ces inductances peut être négligée dans l'étude de la variation de tension collecteur-émetteur V_{ce}, il faut tenir compte de l'influence de l'inductance de l'émetteur sur le comportement de la grille. Pendant le transitoire de courant la tension mesurable entre la grille et l'émetteur correspond à la somme de la tension effective sur la grille et de la chute de tension sur l'inductance série de l'émetteur [Pit05]. Il faut retenir ici que l'inductance parasite peut influer lors des tests par exemple de court-circuit sur l'apparition ou non de certains phénomènes tels que le claquage de l'IGBT ou le latch-up dynamique. Cette inductance parasite des connections du circuit peut entraîner une diminution passagère de la tension (V_{ce}) aux bornes du transistor IGBT [Pit05] selon la relation suivante :

$$V_{ce} = V_{in} - L_{para} \frac{dI_c}{dt} \quad \text{E.I. 9}$$

Où V_{in} est la tension d'alimentation, L_{para} l'inductance parasite, I_c le courant du collecteur et V_{ce} la tension collecteur-émetteur. Cela pourrait aussi conduire à une limitation de la transition de courant (dI_c/dt) si la chute de tension induite par les inductances était plus élevée que la tension d'alimentation [Pit05]. Couplée aux capacités parasites, l'inductance parasite générera également des oscillations pendant le début de la phase de conduction, à partir de la fin du recouvrement de la diode [Pit05].

Rôle aggravant de la température.

L'augmentation de la température agit sur tous les paramètres électriques du composant [Pit05]. Elle augmente le courant de fuite, abaisse la tension de seuil de la jonction base-émetteur du transistor NPN parasite. Elle augmente également la résistance de shunt R_{sh} ainsi que le gain en courant du bipolaire parasite. D'une manière générale l'augmentation de la température, même locale favorise le déclenchement de la structure bipolaire parasite et donc du latch-up.

1.2. L'emballement thermique

L'emballement thermique est une cause de défaillance des dispositifs de puissance. C'est notamment le cas des IGBT où la principale destruction est d'origine thermique. En effet, en négligeant les effets secondaires, la tension à l'état passant de l'IGBT est la somme de trois composantes : le potentiel de la jonction V_{P+N-}, la chute de tension dans la zone modulée R_{mod} et dans le canal R_{canal}. Le potentiel V_{P+N-} constitue la tension de déchet V_{AK} et croît en fonction de la concentration de charge. Son coefficient de température est négatif. La résistance de canal R_{canal} a un coefficient de température positif grâce à la réduction de la mobilité surfacique d'électrons dans le canal. La résistance R_{mod} dépend à la fois de la mobilité volumique d'électrons μ_n et de la quantité de charges Q. Ces deux éléments ont un coefficient de température opposé. Lorsque la température augmente, μ_n diminue alors que Q augmente à cause de la variation de la durée de vie.
Par ailleurs, les causes d'élévation de la température dans les IGBT peuvent être liées à la mise en fonctionnement extrême de celui-ci. En effet, un IGBT soumis à un régime de court-circuit, d'amorçage dynamique ou d'effet d'avalanche peut voir sa température grimper soudainement. Cela peut entrainer l'instabilité thermique du composant (thermal runaway) et causer sa destruction par fusion [Pet01, Sho04].

2. L'oxyde de grille

Dans les structures à grilles isolées (MOSFETs, IGBTs, …), on rencontre des oxydes qui jouent le rôle de diélectriques pour les grilles. La perte soudaine de leur propriété isolante électrique constitue un mode de défaillance bien connu. La dégradation est caractérisée par l'apparition d'un canal conducteur qui entraine la destruction locale de l'oxyde par des stress électriques et/ou thermiques. Cela entraine très souvent la casse du composant qui s'effectue suivant un processus cumulatif de dégradation. D'abord, il y a accumulation des défauts dans l'oxyde de grille, puis, lorsque le niveau de défaut atteint un niveau critique, le diélectrique claque. On parle de claquage du diélectrique dépendant du temps ou TDDB (Time Dependent Dielectric Breakdown) [Gur08]. La qualité de l'oxyde, l'épaisseur du film, le champ électrique et la température constituent les principaux paramètres qui influent sur la défaillance et qui se produit de façon aléatoire.
Pour ce qui concerne les composants IGBT, trois causes de défaillance ont été mises en évidence pour expliquer le claquage de l'oxyde de grille. Ce sont les défaillances liées aux défauts de fabrication, les défaillances d'origine aléatoires et celles liées aux pertes des propriétés de l'oxyde par vieillissement. Concernant les défaillances liées au vieillissement des oxydes, des nombreuses études ont mis en

évidence une dérive de la tension de seuil du MOSFET [Rib08]. Les auteurs ont montré que cette dérive est fortement corrélée à la densité de défauts dans l'oxyde. Il faut signaler que ces travaux ont été réalisés sur des oxydes très fins en microélectronique.
L'épaisseur de la couche d'oxyde de grille dans les IGBT a fortement diminué (quelques dizaines de nanomètres) [Rab07], toutefois, la tension d'alimentation est quant à elle restée figée engendrant une augmentation des champs électriques appliqués à ces oxydes qui atteignent aujourd'hui 2 MV/cm [Rab07]. Ce champ électrique participe à l'injection de charge à travers l'interface silicium/oxyde. Les deux mécanismes physiques d'injection de charges sont l'injection thermoélectronique (Schottky) et l'effet tunnel (Fowler-Nordheim) [Val03]. Le résultat de cette injection est une dégradation des performances du composant, se traduisant par une augmentation de la tension de seuil et une diminution du gain du transistor [Jen95]. De nombreuses études sur les mécanismes de dégradation des diélectriques et leurs modélisations, ont été menées depuis quelques années et sont restées confinées sur des structures planaires des transistors de type MOS [Mcp98]. Ainsi de nombreux défis restent à relever en électronique de puissance afin de mieux comprendre les contours de mécanismes de dégradation, encore mal connus et souvent à l'origine de différentes formes observables du dysfonctionnement des modules de puissance.
Toutefois, il apparait que l'oxyde de grille SiO_2 est un bon diélectrique, grâce à son interface Si-SiO_2, et sa stabilité thermique, même s'il n'assure pas une barrière efficace à la diffusion de dopants depuis la grille [Cia00]. L'étude de la fiabilité de l'oxyde est basée depuis 30 ans sur celle du claquage destructif de l'isolant soumis à de fortes contraintes électrique et thermiques.

2.1. Les charges dans l'oxyde

Comme tous les diélectriques partageant une interface avec un semi-conducteur, l'oxyde de grille peut présenter quatre types de charges, comme le montre la figure (I.12) [Fru06, Man92].




Fig I.12 Les types de charges de l'oxyde et leur site [Man92]

2.1.1. Les charges piégées

Ce sont des charges fixes stockées par les pièges du volume de l'oxyde. Ces charges sont non permanentes, car, un apport thermique ou un champ électrique approprié peut causer leur diminution (dépiégeage des charges stockées) [Fru06, Man92].

2.1.2. Les charges ioniques mobiles

Elles sont issues de la contamination de l'oxyde par des impuretés ioniques (K^+, Li^+, Na^+, …). Sous l'influence d'un champ électrique, ou de la température, ces impuretés peuvent migrer d'une interface à l'autre.

2.1.3. Les charges fixes

Ces dernières sont situées près des interfaces Si-SiO_2, et grille-SiO_2. Elles sont issues de l'excès de silicium figé à la fin du processus d'oxydation. Leur présence éventuelle à l'interface Si-SiO_2 va induire à la surface du silicium une charge négative qui modifie le potentiel de surface du semi-conducteur et donc les tensions de seuil et de bandes plates du dispositif [Fru06, Man92].

2.1.4. Les charges d'états d'interface

Elles sont piégées par les défauts qui résultent de la discontinuité du réseau à l'interface Si-SiO_2. Ces défauts appelés états d'interface jouent un rôle primordial dans le fonctionnement du transistor MOS, car ils assurent la liaison électrique avec le semi-conducteur. Le signe de cette charge dépend des conditions de polarisations appliquées au dispositif, qui font que selon sa nature (donneur ou accepteur) et sa position par rapport au niveau de Fermi, un état d'interface est chargé négativement, positivement ou de façon neutre [Fru06, Man92].

2.2. Les claquages de l'IGBT

Les différents types de claquages intervenant dans l'IGBT sont le claquage de l'oxyde de grille et le claquage de la jonction PN qui peut être associé à l'avalanche de cette jonction. Mais on rencontre aussi souvent le claquage des oxydes périphériques (zone de passivation) par contournement d'un champ électrique interne très intense.

2.2.1. Le claquage de l'oxyde

Un champ électrique important dans l'oxyde de grille peut provoquer la destruction du composant. Le champ responsable du claquage est relativement important et est de l'ordre de 6.10^6 V/cm. Pour une épaisseur d'oxyde SiO_2 de 0.1 µm, la tension de claquage de grille est de 60 V. Les fabricants s'autorisent en général une marge de sécurité d'un facteur 3 donc la tension limite utilisée sur la grille est de 20 V [Gal10]. Le claquage de l'oxyde de grille soumis à un stress électrique durant le fonctionnement du dispositif, est considéré comme l'obstacle principal pour la réduction des dimensions des composants. En effet, le temps jusqu'au claquage ou T_{BD} (Time to breakdown), qui permet de caractériser les oxydes à tension constante, diminue avec la diminution de l'épaisseur de la couche d'oxyde nécessaire pour la réduction des tailles des dispositifs. Par ailleurs, il a été démontré que le claquage des oxydes fins rencontrés en microélectronique, s'accompagne d'une dérive de tension de seuil du dispositif. Cela peut s'expliquer par une augmentation de la densité de défauts dans l'oxyde comme évoqué plutôt, ou à son interface avec le semi-conducteur. En conséquence, une dimunition de contrôle électrostatique des charges dans le canal peut être observée [Hua07, Ger10].
En dehors de la couche d'oxyde de grille, la zone de passivation peut aussi subir un claquage du fait d'un stress électrique comme nous allons l'évoquer ci-dessous.

2.2.2. Le claquage de la zone de passivation (oxyde) périphérique

Lorsqu'il existe en surface de fortes différences de potentiels entre des régions de type P et de type N, le champ électrique dans le volume de la puce peut atteindre de très fortes valeurs (environ 10 kV/mm) entrainant une rupture de la structure du diélectrique périphérique par contournement du champ électrique [Let00, Rab07] Pour éviter ceci, il faut biseauter la tranche de la puce de silicium de façon à répartir aussi uniformément que possible les équipotentielles autours des puces. De toute façon, il est nécessaire de recouvrir les jonctions débouchant à la surface d'une couche passivante. Cette opération consiste à recouvrir les surfaces libres du composant d'une couche de diélectrique présentant une grande rigidité diélectrique, une grande stabilité vis-à-vis des contraintes électriques, thermiques et mécaniques. La passivation assure une bonne protection du silicium contre la pollution extérieure permettant alors de réduire le champ électrique ainsi que le risque de claquage [Dia08].

2.3. Modélisation de mécanismes de dégradation de l'oxyde de grille.

Plusieurs modèles ayant recours à la fonction de distribution de Weibull et à la loi log-normale ont été réalisés afin de modéliser l'aspect statistique du claquage. Les projections en termes de physique de la défaillance sont plus ou moins assurées par des modèles dits « en E » ou (E-model) [McP85, McP98], qui rendent compte de l'évolution exponentielle du temps jusqu'au claquage (T_{BD}) en fonction du champ électrique dans l'oxyde. Mais également par les modèles dits en « 1/E » qui décrivent le (T_{BD}) en fonction de l'inverse du champ électrique dans l'oxyde (1/Eox) [Deg99]. Dans [Sun90], on trouve présentés les points faibles du modèle de claquage d'oxyde et un nouveau modèle de claquage d'oxyde est mis en évidence Dans ce modèle, un condensateur est divisé en un grand nombre de petites cellules, voir figure (I.13). On suppose que lors du stress de l'oxyde, des pièges neutres à électrons sont générés à des positions aléatoires à la surface d'un condensateur.




Fig I.13 Modèle de percolation pour le claquage de l'oxyde [Deg99]

Le nombre de pièges dans chaque cellule est compté et lorsqu'il atteint une valeur critique, le claquage fait son apparition. En effet, le nombre de pièges devenu suffisamment important, dans la cellule, un chemin conducteur de l'anode à la cathode est créé par l'intermédiaire de ces pièges. L'inconvénient de ce modèle repose sur sa nature bidimensionnelle. D'autres travaux ont mis en évidence une nouvelle faiblesse du modèle en décrivant la distribution intrinsèque du claquage. Ce modèle est basé sur les principes de la théorie de percolation [Shk84]. L'utilisation du concept de percolation pour la modélisation du claquage d'oxyde a été suggérée dans [Mas94]. Ainsi, des travaux basés sur ces modèles montrent que le temps jusqu'au claquage (T_{BD}) dépend de la concentration de défauts dans la couche d'oxyde. Cette concentration augmente avec la température pour le même temps de stress [Kac00]. Il faut toutefois garder à l'esprit que tous ces modèles ont été développés dans le cadre de structures microélectroniques de MOSFET planaires et souvent avec des épaisseurs d'oxyde ultrafines. Pour plus de détails, le lecteur est convié à consulter [Deg98, Kac00] dans lesquels le modèle de claquage de l'oxyde a été bien élaboré. Par ailleurs ces résultats soulignent l'impact de l'élévation de la température sur l'accélération du claquage de l'oxyde de grille. Cette dernière observation nous incite à comprendre les contours de mécanismes de dégradation, encore mal connus et à l'origine de différentes formes observables du dysfonctionnement des dispositifs de puissance dotés d'une couche d'oxyde de grille plus épaisse, en fonctionnement contraignant, en particulier en régime de court-circuit. En effet, comme nous l'avons mentionné précédemment, l'élévation de la température est la principale cause de défaillance des IGBT en régimes extrêmes tel que le régime de court-circuit.

2.4. Modes de défaillance de l'IGBT en condition de court-circuit

Lors d'un court-circuit, l'IGBT est parcouru par un courant très important alors qu'il existe la pleine tension à ses bornes. On distingue quatre modes de défaillances de l'IGBT durant un court-circuit représentés sur la figure (I.14) [Ben08].




Fig I.14 Modes de défaillance en court-circuit de l'IGBT [Ben08]

La défaillance dite "mode A" se produit lors de la mise en court-circuit, plus précisément durant la phase de fermeture. Les principales causes sont soit le claquage de l'oxyde dû à la forte tension aux bornes de l'IGBT, soit au phénomène de latch-up.

La défaillance dite "mode B" se produit à l'état passant du composant. La principale cause est l'emballement thermique ou second claquage dû à l'élévation de la température intrinsèque de l'IGBT.

La défaillance dite "mode C" se produit à l'ouverture du composant et est dû au latch-up dynamique que nous avons présenté précédemment.

La dernière défaillance dite "mode D" se produit plusieurs microsecondes après l'ouverture de l'IGBT et est dûe à l'élévation de la température intrinsèque du composant (emballement thermique).

Le chapitre IV de ce manuscrit est dédié à l'étude par simulation de la défaillance obtenue après vieillissement des IGBT par court-circuit (mode C). Ces différents modes de défaillance y seront détaillés.

3. Métallisation d'émetteur

Le choix de la métallisation des puces dépend de la technologie d'assemblage. La face brasée de la puce est terminée par une couche de métallisation appelée métallisation inférieure. Cette couche de métallisation assure une bonne mouillabilité de l'alliage de brasure et le contact ohmique nécessaire. La métallisation supérieure des puces ou métallisation d'émetteur, souvent en aluminium ou alliage Al-Si a une épaisseur généralement d'environ 3 à 4 µm afin d'assurer l'interconnexion ordinairement réalisée par soudure ultrasonique de fils de bonding. Cette couche assure entre autre la mise en parallèle de l'ensemble des transistors élémentaires composant la puce. Elle inhibe le déclenchement de composants parasites (transistor bipolaire pour les MOSFET, et thyristor pour les IGBT) [Pie10].

Dans cette partie, nous présentons l'intérêt porté sur le vieillissement de cette couche (modification de la microstructure) et ses corolaires sur les propriétés électrothermiques des dispositifs de puissance. Le vieillissement de la métallisation, appelée parfois "reconstruction", est observé sur différents type de composants, dont les composants IGBT. En général, cet endommagement est décrit comme une augmentation de la rugosité accompagnée de la formation de fissures inter-granulaires.

Le cyclage thermique de puissance (actif) fait subir à la couche de métallisation des déformations plastiques répétées. Ces actions sont causées par la différence de CTE entre l'aluminium de la métallisation et le silicium de la puce. Les contraintes engendrées dépassent la limite élastique

admissible par l'interface métallisation/silicium comme indiqué dans un article de synthèse sur les différents mécanismes de défaillance de composants de puissance [Cia02]. Au moment de la relaxation du phénomène, on peut alors assister à la dislocation de la métallisation ou au glissement des grains au niveau du contact. Ces grains d'aluminium qui apparaissent marqués par des sillons thermiques suivent l'émergence des joints de grains à la surface, en dépit de la formation d'un oxyde natif. Des observations similaires ont été faites sur des MOSFET [Dup07].




Fig I.15 Déformation de la surface d'une métallisation [Cia02]

En fait, il est montré que ces états de surface peuvent constituer un obstacle à la restructuration des grains dans les films [Ebe05]. Ainsi, l'état dégradé de la métallisation est caractérisé, d'une part par une multiplication importante de grain d'aluminium dans le film présentant, des domaines faiblement désorientés par rapport à leurs voisins. D'autre part, la surface est plus rugueuse qu'avant, ce qui est lié à l'apparition d'extrusion et à la création des fissures se propageant le long des joints de grains [Ebe05]. L'apparition de ces différents phénomènes dépend de la température. En fonction de la texture de la métallisation, ce phénomène engendre l'extrusion ou la cavitation des grains d'aluminium au niveau de la métallisation, voir la figure (I.15) [Cia02].
La dégradation de la métallisation engendre l'augmentation de sa résistance qui pourrait être à l'origine de certains dysfonctionnements, comme la répartition du courant sur la puce, et la qualité de contact avec les fils de bonding [Pie11]. Il est ainsi montré dans [Ara08a, Ara08b] que la métallisation de l'émetteur dans un IGBT soumis à un cyclage en court-circuit pouvait être fortement dégradée lors du vieillissement électrothermique. Dans ces travaux, la défaillance finale a été localisée au contact entre les fils de bonding et le métal après une forte reconstruction de la couche métallique. Cette étude a relevé une augmentation de la résistance de contact et de la température locale, consécutive à la cumulation de la fatigue électrothermique associée à l'apparition de fissures au contact.
La métallisation dans les composants de puissance, et en particulier dans les IGBT apparait comme un point sensible vis-à-vis de la fiabilité de ces dispositifs face à un vieillissement électrothermique important. Par ailleurs, malgré le gros engouement suscité autour du vieillissement de la couche de la métallisation, les modes physiques d'endommagement de la métallisation suscitent toujours beaucoup d'interrogations (plasticité, diffusion de surface, électromigration, …).

Plusieurs travaux existent sur les mécanismes de dégradation de la métallisation ainsi que leur modélisation. La plupart de ces modèles reposent sur quatre principaux mécanismes. Il s'agit de la plasticité par mouvement de dislocation, de la plasticité par diffusion, de l'électro migration et de la corrosion [Leg09, Leg05, Jen95, Cia02].

3.1. Plasticité par mouvement de dislocation

De nombreuses études, notamment celles basées sur le chauffage in situ dans un TEM (Transmission Electron Microscopy), montrent que la différence de coefficient de dilation thermique entre le silicium et l'aluminium est suffisante pour conduire à partir de 150°C, à un mouvement de dislocation irréversible [Leg09]. La figure (I.16) montre l'évolution de la dislocation de la structure d'un échantillon de film de 1 µm d'aluminium passivé et déposé sur un substrat de silicium (Si) oxydé illustré en a) et le même échantillon après un cycle thermique entre 20°C et 450°C in situ dans un TEM illustré en b). Dans cette illustration, (GB) indique les joints de grains et (SGB) les joints de sous grains qui ont disparu au cours de l'expérimentation in situ. Notons que ces expériences ont été réalisées sur des films minces en coupe transverse, c'est-à-dire dans les conditions où la contrainte est réduite et uni axiale. Toutefois, l'auteur montre que les valeurs absolues de contraintes sont peu différentes entre le système complet et la couche mince. Il existe ainsi, une corrélation entre ces expériences et le fait que la division de grain sature très vite au cours des cycles.




Fig I.16 (a) Film d'aluminium déposé sur un substrat Si oxydé, (b) même film après un cycle thermique entre 20 et 450°C dans un TEM [Leg09]

La métallisation est constituée d'une très forte densité de dislocations au sein de gros grains au départ, et sous l'effet des contraintes thermiques, ces dislocations se regroupent en cellules, qui en se densifiant, créent des sous-joints. Par ailleurs, force est de constater que l'aspect de la surface des métallisations épaisses sollicitées en fatigue mécanique sur des substrats polymères, présente une déformation par dislocation caractéristique. Ce type de déformation, à notre connaissance, n'a jamais été rencontré dans les métallisations de transistors de puissance. Toutefois, l'aspect de ligne très petite sollicitée mécaniquement de la même manière (fatigue acoustique sur polymère) a par contre des points communs avec les surfaces des MOS (cavitation des joints de grain, fissuration et extrusions). Cela peut s'expliquer par l'absence de plasticité par dislocation. En effet, les grains sont trop petits et la densité de dislocation trop faible pour accommoder la déformation [Leg09]. D'autres mécanismes prennent le dessus essentiellement aux joints de grain.

3.2. Plasticité par diffusion

La plasticité par diffusion est décrite classiquement, par fluage Nabarro-Herring (diffusion des atomes dans le volume des zones en compression vers des zones en dépression) ou par fluage Coble (diffusion aux joints de grain) [Fro82]. Ce sont des mécanismes de haute température et de faible taux de déformation car ils sont supposés être beaucoup moins efficaces que la plasticité par dislocations [Fro82]. Ces modèles décrivent très mal la plasticité des couches minces [Tho95, Bos 01]. Toutefois, dans [Gao99] un modèle analytique décrit la relaxation de la contrainte en tension appliquée à un film poly cristallin sur substrat rigide lorsque ce film ne développe pas d'oxyde natif. La figure (I.17) qui illustre ce modèle présente les trois étapes (step1, step2 et step3) du modèle de Gao de relaxation des films polycristallins sur substrat rigide. Dans la première étape, les atomes de surface diffusent vers le joint de grain mis en tension. Cela crée dans la seconde étape, un « coin de diffusion » ou diffusion wedge le long du joint de grain qu'il est possible de modéliser comme un empilement de dislocations coin. Enfin dans la dernière étape, ces dislocations coin, bloquées par l'interface glissent le long de l'interface film/substrat. Ce mouvement de dislocation ne produit pas de relaxation [Bue03]. Ainsi comme nous venons de le voir, ce modèle repose sur la diffusion en surface et aux joints de grains des atomes, et admet que la contrainte appliquée favorise la migration des atomes de la surface vers le joint de grain, en contraintes positive [Bue03]. Les faiblesses du modèle de Gao reposent sur les diverses conditions (film ultra-mince, pas d'oxyde natif, …), qui doivent être réunies afin de l'appliquer. Ce modèle parait très limité et n'est donc pas approprié aux cas de métallisations épaisses en aluminium rencontrées sur les composants de puissance. Cependant, de nombreux travaux montrent que ce mode de déformation est plus ou moins généralisable sur des systèmes beaucoup plus complexes [Leg03, Leg05]. Ainsi, S. Pietranico a suivi l'état de surface d'une métallisation au cours du vieillissement électronique de MOS de puissance [Pie11]. En examinant une même zone au MEB (Microscopie Electronique à Balayage), au cours des cycles, les auteurs ont montré que les sillons thermiques, qui suivent les joints de grain, se creusent au fur et à mesure des cycles, mais que les extrusions ont lieu aussi à proximité de ces sillons initiaux. Ces travaux corroborent les expériences effectuées sur les films minces sur substrat et soumis à des cycles thermiques : la plasticité se fait essentiellement aux joints de grains, ce qui suggère que la diffusion est le mode de déformation principal [Pie11] et que les seules contraintes thermomécaniques sont capables de générer des états de surface dégradés comme ceux observés sur les métallisations des modules de puissance. D. Martineau a proposé un modèle qualitatif de déformation plastique des couches d'aluminium sous l'effet de contraintes thermomécaniques négative et positives [Mar10], en tenant compte des observations précédentes ainsi que celles de la littérature. Quand le composant est chauffé, la couche d'aluminium se dilate plus que le silicium sur lequel elle est accrochée. Elle est donc en compression.

Les atomes d'aluminium ont tendance à gagner la surface. Les chemins de diffusion les plus rapides sont les joints de grain. Si cette pression est suffisante, ils passent la barrière d'oxyde formée dans le fond des sillons thermiques et sont exposés à l'air où ils s'oxydent à leur tour. Cela produit des extrusions dans lesquelles les atomes de surface sont oxydés. Lors du refroidissement, la couche est en traction et les atomes de surface ont tendance à regagner l'intérieur de la couche. Seuls ceux qui ne sont pas oxydés peuvent faire le chemin inverse.

La tension est donc forte sur les sillons thermiques qui se creusent légèrement. Les atomes exposés s'oxydent, ce qui déstabilise le sillon dans une configuration plus profonde. Le processus se répète à chaque cycle. Il explique que les fissures et les extrusions se développent aux mêmes endroits, qui sont les emplacements initiaux des joints de grain. Au fur et à mesure de l'oxydation des joints de grains, les fissures ne peuvent pas se refermer et se propagent vers l'interface avec le silicium.




Fig I.17 Modèle de Gao de relaxation des films polycristallins sur substrat rigide [Bue03]

3.2.1. Electromigration

L'électromigration est le déplacement d'atomes, dans un conducteur, sous l'effet du passage d'un courant électrique. Ce phénomène qui a été observé sur les composants microélectroniques, s'opère dans la direction du flux d'électrons et est proportionnel au courant appliqué [Sch88] comme indiqué dans la figure (I.18). En électronique de puissance, toutes les conditions sont réunies pour voir apparaître ce phénomène [Val03].




Fig I.18 Résultat d'expériences d'électromigration dans une ligne d'aluminium (les chemins de diffusion sont indiqués sur le schéma [Wed98, Foll04]

Lorsqu'un courant traverse un conducteur, une certaine quantité de mouvement des électrons est transférée aux atomes du conducteur provoquant un déplacement de ces atomes dans la direction du flux d'électrons [Jen95]. L'atome en déplacement crée alors un vide qui peut se développer et donner naissance à une craquelure entraînant une augmentation de la résistance de la métallisation. La quantité d'aluminium étant conservée, la présence d'un vide à un endroit implique la présence d'une accumulation d'atomes d'aluminium ailleurs. Ces accumulations peuvent créer des contacts entre les métallisations ou causer la rupture d'un diélectrique.

Un autre type d'électromigration concerne la puce semi-conductrice (silicium) et les métallisations aluminium dont elle est dotée. Des atomes d'aluminium migrent dans le silicium et créent des « spikes » d'aluminium qui se développent de plus en plus profondément dans le silicium jusqu'à former un court-circuit.

On peut également assister à une rupture de la métallisation due à la migration des atomes d'aluminium. L'application de barrières de diffusion en Tungstène freine l'évolution de ce phénomène. Les

métallisations peuvent donc constituer le siège de l'électro migration, en présence de divergence de flux, c'est-à-dire lorsque le matériau présente des grains de frontière et d'impuretés. L'augmentation de la résistance électrique due à la présence des craquelures issues de la formation des lacunes, ainsi que l'apparition des cavités (dans les endroits où les atomes sont expulsés) et d'extrusions (dans les endroits où les atomes s'accumulent), constituent des indicateurs de cette défaillance. Toutefois, l'électromigration nécessite l'implication des fortes densités de courant (de l'ordre de 10^6 A/cm^2), pour sa réalisation dans les couches d'aluminium. C'est la raison pour laquelle, ce mode de défaillance est beaucoup plus fréquent en microélectronique, alors qu'en électronique de puissance, où ces conditions de courant sont rarement réunies, ce phénomène demeure non prépondérant comparé aux autres mécanismes de défaillance des modules de puissance. Par ailleurs, la température joue un rôle aggravant dans le phénomène de l'électromigration [Lal97].

3.2.2. La corrosion

La corrosion est généralement définie comme une réaction chimique ou électrochimique qui se produit entre un métal et l'environnement. Ce phénomène touche toutes les parties métalliques des IGBT, principalement les métallisations et les fils de bonding qui sont en général en aluminium [Jen95]. En effet, lorsque l'aluminium pur se trouve en contact avec l'oxygène de l'atmosphère, une couche d'Al_2O_3 se forme provoquant la passivation du métal selon la réaction ci-dessous :

$$4\ Al\ +\ 3\ O_2\ =\ 2\ Al_2O_3$$

Cette passivation s'opère également en présence d'eau. L'oxyde d'aluminium se transforme alors en une couche très soluble d'hydroxyde d'aluminium ($Al(OH)_3$), voir figure (I.19) [Var79], suivant la réaction chimique suivante :

A l'anode

$$Al\ =\ Al^{3+} + 3\ e^-$$

A la cathode

$$3\ O_2\ +\ 6\ H_2O\ +12\ e^-\ =\ 12\ OH^-$$
$$6H^+\ +\ 6\ e^-\ =\ 3H_2$$

Globalement

$$4\ Al\ +\ 6\ H_2O\ +3\ O_2\ =\ 4\ Al(OH)_3$$




Fig I.19 Schéma de la corrosion par piqure d'un alliage d'aluminium [Var79]

En présence d'une autre solution, cet hydroxyde d'aluminium est dissout par des acides forts (par exemple l'acide hydrochlorique) et des bases fortes (par exemple l'hydroxyde de potassium). En présence d'un électrolyte, l'aluminium est corrodé [Cia02]. L'immunité de l'aluminium dépend à la fois

du pH de l'électrolyte et de la tension appliquée à cet électrolyte. La corrosion touche l'anode et la cathode du composant.
La corrosion anodique se produit en présence d'halogénure (chlorure et bromure) issue des résidus laissés par les processus de fabrication de ces modules, en particulier lors de l'étape permettant d'augmenter la mouillabilité des surfaces des puces avant soudure. En effet, de l'halogénure est utilisée pour augmenter cette mouillabilité.
La corrosion cathodique affecte les composants utilisant des verres phosphosilicates comme passivation ou en tant que couche isolante. En effet, le phosphore sert de dopant aux puces. Si ce phosphore excède 5%, il peut alors être transformé en acide phosphorique et corroder les métallisations [Val03].
La corrosion des fils de bonding est fortement corrélée au stress mécanique dû aux cyclages thermomécaniques ou aux déformations résiduelles dans le fil. [Cia02].

III. Caractérisations électrothermiques de l'IGBT à l'aide de micro-sections

La connaissance fine de la manière dont se distribuent à la fois le courant et la température dans les composants est non seulement enrichissante mais peut aussi apporter des connaissances sur les effets de phénomènes de vieillissement. L'une des questions sous-jacente aux travaux présentés ici est : comment sont affectées ces distributions lors de mécanismes de dégradations cumulés qui entrainent le vieillissement des composants de puissance ?
Les procédures de caractérisations expérimentales de ces grandeurs peuvent selon l'information recherchée faire appel à des approches susceptibles d'être destructives du composant. C'est notamment le cas, lorsque à des fins de caractérisations électrothermiques, les composants subissent des microsections comme cela a été indiqué dans [Koc12]. Dans cette partie, nous décrivons d'abord l'approche par microsection qui a été appliquée aux puces de puissance IGBT et diode. Puis, nous présentons succinctement la méthode de spectroscopie micro-Raman utilisée dans la caractérisation de distribution de température à la surface de ces microsections au chapitre II. Nous évoquerons également les avancées réalisées dans la caractérisation des distributions de courant dans les composants et puces de puissance ainsi que les différents outils utilisés. L'intérêt de cette étude est de mettre en lumière les outils de caractérisation tout en envisageant les perspectives d'application de ces différentes méthodes dans l'approche par microsections de composants de puissance que nous proposons.

1. Approche par micro section des composants de puissance

Les microsections de composants sont couramment utilisées pour l'analyse de composant électroniques, microélectroniques et électroniques de puissance [Cas04, Bou08, Ped13]. C'est une approche très délicate en raison des différentes natures des matériaux. En effet, l'hétérogénéité des matériaux peut conduire à la pollution de l'échantillon ou à rendre la surface préparée impropre. Ainsi, la préparation de l'échantillon doit satisfaire aux particularités liées à l'information sondée et surtout aux moyens techniques mis en jeu (géométrie, finesse du polissage, génération du plan incliné, …). Pour cela, il importe de s'assurer que les procédures de microsection utilisées ne génèrent pas une élévation du niveau d'endommagement des surfaces considérées.
De manière beaucoup plus rare, l'approche par microsection peut également être destinée aux caractérisations. En effet, dans certains travaux [Dou04, Ike07] ayant recours à l'approche par microsection de composant, les auteurs ont effectué des mesures de cartographies de température et de courant, même si cela a concerné uniquement les dispositifs CI (Circuits Intégrés). Cependant force est de constater que la littérature reste peu prolifique sur ce type de démarche pour les composants électroniques et microélectroniques. A notre connaissance l'approche par microsection à des fins de

caractérisations électrothermiques n'a jamais été envisagée sur les composants de puissance à grille isolée (comme les IGBT). C'est la principale raison qui a guidé notre motivation pour la caractérisation des puces IGBT et diode de puissance par le biais de cette approche. Les résultats de ces travaux d'investigation présentés au chapitre II, ont été publiés dans [Koc12] et ont ouvert une alternative et des perspectives intéressantes de caractérisation in situ au travers des cartographies de grandeurs sur les tranches verticales.

2. Caractérisation de distributions de courant dans les composants de puissance

Comme évoqué plus haut, les distributions de courants dans les dispositifs de puissance sont sans doute affectées lors des phénomènes de vieillissement. Par exemple, la "reconstruction" de la couche de métallisation des dispositifs peut impacter la distribution du courant circulant dans la puce [Ira05, Yam07, Cas04]. Les dégradations sont susceptibles de modifier localement les distributions de température et donc de courant dans les puces. C'est également le cas lors de la levée de fils de bonding ou les dégradations dans certaines couches telles que les brasures … . La modification locale de la densité de courant dans la puce peut avoir des effets significatifs sur la robustesse et la fiabilité. L'augmentation locale de la densité de courant peut ainsi être responsable de l'emballement thermique ou de phénomènes tels que le latch-up pour les IGBT ou le déclenchement du transistor NPN parasite pour les MOSFETs [How70]. La compréhension des mécanismes physiques à l'origine des défaillances observées sur les dispositifs de puissance passe aussi par la caractérisation et l'analyse des distributions de grandeurs physiques dans les puces.

Concernant les courants, leurs mesures directes restent pour l'instant expérimentalement très difficiles, alors que la mesure de champs de températures reste plus accessible grâce aux différents outils de caractérisation thermiques tels que la thermographie infrarouge (TIR) que nous présentons au paragraphe suivant. Ainsi, afin de remonter aux distributions de flux de courant, l'idée est d'envisager les techniques d'identification permettant de localiser de façon directe ou indirecte les sources de courant à partir des distributions de température dans les puces de puissance. Pour cela, il existe plusieurs approches théoriques d'identification de paramètres, de défauts, mais aussi de chargements, dans la littérature qui reste relativement abondante. On trouvera notamment dans [Avr08] une revue de ces différentes approches.

Concernant l'identification de sources dans l'équation de la chaleur à partir de mesures de température, cet aspect semble moins abordé surtout pour ce qui concerne l'étude de composants à semi-conducteur de puissance. Une première approche basée sur la méthode de l'écart à la réciprocité est proposée dans [Auf11]. Elle repose sur une idée très simple : lorsque l'opérateur décrivant la physique en jeu est symétrique (conduction stationnaire, élasticité linéaire, ...), il existe une propriété dite de réciprocité. Cette méthode est bien adaptée à la reconstruction des informations manquantes telles que les sources de courant connaissant le gradient de température. Toutefois pour l'heure, elle n'est envisagée que dans le cas d'un nombre fini de sources ponctuelles.

Par ailleurs, la mesure de la température par le dessus de la puce a été proposée pour détecter les variations anormales de la distribution de courant dans les puces [Sum89, Ham97]. Cependant, les méthodes proposées n'estiment qu'une température moyenne ne renseignant pas assez finement sur la distribution locale de courant dans les puces. Plus récemment, des travaux ont été menés de façon à estimer la distribution de courant dans un module de puissance à l'aide de capteurs magnétiques [Pal97, Bus00]. La distribution de courant dans les puces d'un module onduleur triphasé à IGBT a été estimée à partir de mesure des champs magnétiques induits par les courants véhiculés par les différentes puces grâce à un capteur à effet Hall [Bus03]. Les résultats obtenus présentés en figure (I.20), montrent que l'image de la distribution des composantes en x, y et z de l'induction magnétique mesurée pouvait permettre de distinguer clairement la variation de la distribution de courant dans le module de puissance.




Fig I.20 Distribution des composantes en x(a), y(b) et z(c) de l'induction magnétique [Bus03]

Pourtant, dans ces travaux, la cartographie de champ magnétique est réalisée sur la quasi-totalité de la surface d'un module multi-puces, mais seul le courant au niveau des connexions entre les puces au sein du module est estimé. Le problème de l'estimation de la distribution locale des courants dans une puce n'est pas traité. La structure d'une puce de puissance étant multi-cellulaire, il est clair que le courant traversant chaque cellule ne peut être parfaitement homogène à cause notamment des variations du potentiel de source, de la distribution inhomogène de la température dans les puces, … . Le vieillissement de la puce et/ou du module de puissance où des régimes de fonctionnement anormaux peuvent accentuer l'inhomogénéité de la distribution verticale du courant. A cela, on peut ajouter le phénomène de filamentation défini comme une répartition très inhomogène de la densité de courant dans les dispositifs de puissance multicellulaires [Ric10a, Iwa12], dans lesquels un petit nombre de cellules se voit traversées par un courant plus élevé. Cette situation se produit quand le dispositif de puissance présente une instabilité électrothermique intrinsèque, impliquant une augmentation de courant qui naturellement entraîne une augmentation de température. Les auteurs ont montré que cette montée de température conduit à son tour à une croissance exponentielle du courant dans le composant étant donné que tous les matériaux constituant les puces de puissance sont à coefficients de température positifs. Ce phénomène, dans les dispositifs de puissance multicellulaires, peut impacter sur les performances du dispositif de puissance. Par conséquent, les caractérisations expérimentales et les simulations électrothermiques de dispositifs de puissance sont cruciales pour mieux comprendre les comportements et le degré d'exposition à des phénomènes d'instabilité et de filamentation.

Il existe donc de plus en plus d'articles mettant en avant des méthodes de caractérisation de courant dans les puces de puissance.

C'est le cas dans [Ric10a], où une utilisation innovante de la technique de caractérisation par thermographie bien connue sous l'acronyme LIT (pour lock-in thermography) est proposée. En figure (I.21), la cartographie de la température montre clairement que pendant un intervalle $\Delta t1$ de temps, avant la chute de tension, le courant est réparti uniformément au-dessus de la zone de terminaison. Apès un un temps $t = \Delta t2 = 12$ µs, c'est-à-dire après la chute de tension, la cartographie thermique montre que le courant circule maintenant dans une petite zone du dispositif. Les auteurs montrent comment cette technique peut être utilisée pour cartographier la distribution du courant dans des puces IGBT en commutation sous charge inductive. Ils l'appliquent pour vérifier expérimentalement le phénomène de courant de filamentation. La corrélation entre la diminution soudaine de la tension de collecteur pendant le test et la conduction du courant de filamentation à l'intérieur des dispositifs de puissance a été démontrée. Ces résultats expérimentaux ont confirmé la méthode LIT comme étant un outil efficace pour l'analyse des distributions de courant dans les composants de puissance.




Fig I. 21 Distribution de température par imagerie LIT pour un dispositif (t= Δt1 à gauche), (t = Δt2 = 12 µs à droite) [Ric10a]

De nombreuses études sur les caractérisations de courant ont eu recours à ce type de test. En effet, le test sous charge inductive est l'un des outils de caractérisation le plus couramment utilisé dans la caractérisation des courants de dispositifs de puissance [Phi88, Dar04, Chi00, Axe93, Sho05], car représentatif des applications.

Dans [Iwa12], le mouvement du courant de filaments dans des puces IGBT en commutation sous charge inductive a été mesuré. Cette mesure a été réalisée en utilisant une configuration de test capable de mesurer les distributions de courant d'émetteur en neuf points indépendants sur la surface supérieure proche de la zone active de l'IGBT. Même si certaines études [Miz10, Ric10a] semblent efficaces pour l'analyse de ce phénomène, aucune étude approfondie sur paramètres tels que la dépendance du mouvement de filament sur le courant n'ont été développées. Les auteurs ont ainsi mesuré la distribution du courant sur un IGBT en commutation sous charge inductive et ont réussi à identifier la façon dont le courant de filament passe entre les pads de l'émetteur. Contrairement aux articles précédents sur le courant de filament, dans celui-ci, les auteurs ont identifié un phénomène de saut entre les pads d'émetteur non voisins aux moyens d'expériences et de simulations. Il faut donc retenir que le phénomène de courant de filamentation, susceptible d'entrainer des phénomènes d'emballement thermique dans le composant peut être à l'origine des inhomogénéités de la répartition de courant et de température observées dans les puces de puissance.

Par ailleurs, à cause de la réduction de la taille des puces, l'augmentation de la fréquence et celles des densités de puissance, les auteurs dans [Kas11] montrent l'intérêt de la mise en place de nouvelles techniques de mesure permettant de sonder en fonctionnement "l'intérieur" des puces et modules de puissance afin d'établir la répartition du flux de courant sans avoir à les démonter. En effet, la modification ou le démantèlement d'une partie du dispositif de puissance, impacte directement sur le fonctionnement du circuit et peut causer l'augmentation de quelques nano Henry le niveau d'inductance parasite. Les auteurs ont développé un capteur de courant équipé d'une bobine multi-échelle de champ magnétique qui est capable de suivre en temps réel le vieillissement des dispositifs de puissance. Le capteur est suffisamment fin et dispose d'assez de précision pour qu'il puisse être appliqué à un seul fil de bonding afin de mesurer le courant à l'intérieur des puces. Cette approche parait être une alternative possible, quoique délicate, pour l'étude de l'analyse des défaillances par cartographie de la redistribution de courant dans la puce et module IGBT, juste avant la destruction du dispositif de puissance.

Pour rester dans ce type de techniques d'analyses, les auteurs dans [Shi13] proposent de cartographier la répartition du courant dans une puce ou module d'IGBT par une approche d'imagerie qui repose sur le scan du champ magnétique local proche des fils de contact grâce à un système de bobine sur un film de polyimide. La figure (I.22) illustre la distribution de champ magnétique au-dessus d'une puce IGBT. Le système est capable de mesurer des champs magnétiques, sans faire de changement dans le câblage ou démonter les connexions électriques de puce IGBT ou diode de puissance.




Fig I.22 Distribution de champ magnétique à la surface de la métallisation avec des courants de fil de bonding de l'IGBT [Shi13]

Comparativement, aux méthodes conventionnelles qui exigent le démantèlement d'une partie du dispositif [Iwa12], ce système peut mesurer la répartition du champ magnétique sur la surface de la puce de puissance. Le système capture des images de champ magnétique qui visualisent la répartition de courant entre les fils de bondings d'une puce IGBT ou son module.

Nous pouvons remarquer cependant, que très peu d'articles traitent des caractérisations électriques ou thermiques des distributions verticales à l'intérieur des composants de puissance.

Dans [Deb96], les auteurs ont réalisé des mesures de concentrations de porteurs et des gradients de température utilisant la déviation du laser infrarouge pour des IGBT de faible puissance. Toutefois, cette technique requiert la connaissance précise de l'indice de réfraction de la concentration de porteurs et de la température.

3. Techniques de caractérisations thermiques

Dans cette partie nous passons en revue quelques méthodes impliquées dans la caractérisation de composants IGBT et diode de puissance, y compris sur micro-sections. Ainsi sont brièvement abordées des techniques de caractérisation de contraintes telles que la thermographie infrarouge [Cov97, Cze12] et la spectroscopie microRaman [Bar99, Sme23, Ram28]. Il n'est pas question ici de détailler ces techniques, à l'exception de la technique Raman qui sera succinctement présentée étant donné l'utilisation originale que l'on en fait sur les microsections de puces de puissance en fonctionnement. Le lecteur est donc invité à consulter les différentes références pour plus d'informations sur ces méthodes.

3.1. La thermographie infrarouge

La thermographie infrarouge est une technique de caractérisation qui permet d'obtenir au moyen d'un appareillage approprié, des images de champs de température d'un corps en s'appuyant sur la mesure du rayonnement infrarouge de ce corps [Fab06]. Cette technique est largement utilisée dans le domaine de la microélectronique et électronique de puissance pour cartographier la répartition de température à la surface de la métallisation de puce IGBT, diode ou MOSFET et son efficacité n'est plus à démontrer. [Ira12, Cov97, Cze12, Koc12, Bou13]. Cet outil présente les avantages de réaliser des mesures sans contact et d'extraire des cartographies 2D de température en fonction du temps. Il est possible de réaliser des mesures de hautes températures, même sur des pièces en mouvement. Cependant, la thermographie

infrarouge exige de connaitre les paramètres environnementaux (températures, distance, émissivité des surfaces, incidences de l'angle d'observation, ...), ce qui peut être un handicap.

3.2. Spectrocopie Raman

La spectroscopie Raman repose sur le principe de l'effet Raman dont la prédiction théorique remonte à 1923 [Sme23], et fut expérimentalement mis en évidence par le physicien Chandrasekhar Venkata Raman en 1928 [Ram28]. Il s'agit de la diffusion inélastique de la lumière mettant en jeu les vibrations élémentaires de la matière. En effet, une substance soumise à une radiation monochromatique peut réfléchir, absorber, transmettre ou diffuser l'onde incidente [Per93]. Dans le dernier cas, la diffusion est majoritairement élastique (diffusion Rayleigh) et la lumière diffusée conserve la fréquence de la lumière incidente. Pour une infime partie du faisceau incident, la diffusion est inélastique et correspond à un échange d'énergie entre le rayonnement et la matière : c'est la diffusion Raman [Ram28, Per93]. C'est l'effet de la température sur cette propriété qui est mise à profit pour des caractérisations thermiques à l'aide de cette technique. La diffusion Rayleigh est la plus probable, alors que la diffusion Raman est très peu favorisée. Les fréquences constituant la diffusion Raman sont caractéristiques des éléments chimiques constituant l'échantillon illuminé. La spectroscopie Raman renseigne sur la nature des liaisons chimiques et la symétrie des matériaux considérés. C'est une technique qui permet également l'étude des transitions de phases cristallographiques et donc de l'influence des contraintes dans les matériaux. L'avènement des sources laser a permis l'essor de cette technique expérimentale, qui peut être particulièrement adaptée à l'étude des semi-conducteurs.

Spectroscopie µ-Raman

La différence entre la spectroscopie Raman et la spectrométrie micro Raman conventionnelle repose sur la focalisation du faisceau lumineux incident sur l'échantillon à travers l'objectif d'un microscope. Ainsi, l'intensité de la lumière diffusée reste constante malgré la diminution du volume de la zone analysée. Les deux caractéristiques de la microsonde Raman qui expliquent son efficacité sont l'éclairement local très intense et un très grand angle de collection de l'objectif [Bar99], ce qui fait de la spectroscopie micro Raman une technique d'analyse parfaitement dédié à l'étude des échantillons microscopiques. Cette technique permet donc l'analyse d'échantillons de faibles tailles telles que les sections de transistor IGBT et diode de puissance.

Principe de la spectroscopie Raman

Le Raman est une technique spectroscopique basée sur la diffusion inélastique de la lumière monochromatique à partir d'une source laser. Les photons de la lumière laser sont absorbés par l'échantillon, puis réémis. La fréquence des photons réémis est décalée vers le haut ou vers le bas par rapport à la fréquence de la radiation monochromatique incidente. On parle alors d'effet Raman. Ce décalage fournit des informations sur les vibrations et rotations ainsi que sur les transitions de basse fréquence et d'autres informations sur le cristal qui dépendent directement de la température et/ou de l'état de déformation du matériau. Le phénomène de diffusion est lié à la polarisabilité α du cristal. Cette polarisabilité exprime la faculté du nuage électronique à se déformer.
Deux approches sont à mettre à l'actif de la spectroscopie Raman [Col90, Lan09, Rom06] :

- Un point de vue classique qui fait appel à la modulation de la susceptibilité électronique par les modes normaux de vibrations.
- Une considération quantique qui décrit la diffusion Raman comme la création ou l'annihilation d'un phonon.

Dans l'approche classique, si l'on considère un cristal transparent, sur lequel arrive une radiation monochromatique (laser par exemple), de fréquence w_o, en présence d'un champ électrique E défini comme suit :

$$E_i = E_{0i}.\exp(j\omega_0 t) \qquad \text{E.I. 10}$$

En tenant compte de la convention en spectroscopie, les relations unissant le nombre d'onde $\tilde{v}$, la fréquence temporelle *v* et la pulsation *w* sont :

$$\tilde{v}(cm^{-1}) = \frac{v(s^{-1})}{c(cm.s^{-1})} = \frac{\omega}{2\pi c} = \frac{1}{\lambda(cm)} \qquad \text{E.I. 11}$$

La force électrostatique correspondante F est définie par :

$$F = q\,.E_i \qquad \text{E.I. 12}$$

Cette force va induire un moment dipolaire électrique P défini sous l'effet du champ électrique incident E comme suit :

$$P = \varepsilon.\alpha.E_i \qquad \text{E.I. 13}$$

Où ε est la permittivité du vide et α est le tenseur de polarisabilité électronique du cristal de rang deux. Ces différentes relations montrent comment une transformation de phases cristallines induites par des contraintes mécaniques et traduite par l'apparition d'un moment dipolaire peut être mise en évidence par la spectroscopie Raman. Pour plus de détails, le lecteur est convié à consulter l'Annexe1.

La spectroscopie Raman a déjà fait ses preuves et ses possibilités en termes de résolution spatiale et de précision des mesures ne sont plus à démontrer. En effet, la spectroscopie Raman ou microRaman a été couramment utilisée afin de caractériser les composants en microélectronique. C'est notamment le cas dans [Che05] où les contraintes mécaniques induites dans les puces de silicium pendant les procédés d'assemblage ont été mesurées par spectroscopie micro-Raman. Ces mesures ont été effectuées sur des plans de direction [110] de section transversale polie d'échantillons. Les auteurs ont confronté leurs résultats expérimentaux aux résultats numériques issus des éléments finis. Ainsi, ils ont observé une bonne corrélation entre les mesures par spectroscopie micro-Raman et les calculs éléments finis. Ces travaux ont montré que la spectroscopie micro-Raman est une technique très intéressante pour l'étude de stress mécaniques induits dans les puces de silicium lors des phases de process. On peut également citer les travaux de [Rom06, Ing96, Che00, Nis06] destinés à la caractérisation des distributions de contraintes mécaniques sur les puces semi-conductrices des composants microélectroniques. Dans tous ces travaux, l'évaluation des champs de contraintes est réalisée à partir de la méthode du décalage du pic Raman comme indiqué en figure (I.23). Toutefois, il a été nécessaire de déconvoluer l'influence de la température sur ce paramètre afin de réaliser des mesures sans erreurs liées aux effets de température. Par ailleurs, il existe des travaux ayant eu recours à la spectroscopie Raman ou micro-Raman et qui concernaient les caractérisations des distributions de température de composants microélectroniques [Rom06, Kub07, Bee08]. Cependant, la précision est sujette aux erreurs résultant de distributions de contraintes qui se développent pendant le fonctionnement des dispositifs à la suite des effets piézoélectriques ou thermoélastiques et inverses. Toutefois, les mesures de température obtenues à partir de la méthode des rapports d'intensité [Fuj01] mais également celles obtenues à partir des méthodes basées sur la largeur à mi-hauteur de la raie sont indépendantes de ces contraintes [Bee07, Bee08].

Plus précisément, la température du matériau induit à la fois le décalage et la variation de la largeur à mi-hauteur (FWHM pour Full Width at Half Maximum) du pic de photons diffusés alors que la contrainte n'influe que sur le décalage du pic [Bee07]. Il est donc envisageable de corréler la température uniquement avec la largeur à mi-hauteur selon la relation donnée dans [Bee07] par :

$$\Gamma = B(T_\Gamma - T_0)^2 + C(T_\Gamma - T_0) + \Gamma_0 \qquad \text{E.I. 14}$$

Où T_Γ est la température correspondant à la largeur de la raie mesurée et Γ_0 est la largeur de raie à la température de référence, B et C étant des constantes d'étalonnage.

La figure (I.23) résume les principales informations pouvant être extraites d'un spectre Raman, informations chimiques sur la nature des phases présentes et leurs structures, informations physiques sur l'état de contrainte mécanique, l'état électrique, les gradients thermiques, … .

La méthode basée sur le rapport des intensités Stokes et anti Stokes, ne sera pas abordée dans cette étude. En effet, ces intensités sont difficilement accessibles du fait de leurs faibles valeurs et impliquent de travailler sous haute température [Fuj01, Bee08].




Fig I. 23 Illustration des principales informations d'un spectre Raman.

Par ailleurs, pour les matériaux contraints, il est préférable de calibrer la température en utilisant la FWHM du pic Raman. En effet, ce paramètre est indépendant de la tension présente dans le matériau contrairement au paramètre de décalage du pic Raman qui dépend à la fois de l'état de déformation ainsi que de la température pouvant donc introduire des erreurs dans les mesures. Il est à noter cependant que des mesures obtenues à partir de la position du pic Raman offrent des résultats plus précis que ceux obtenus via la largeur à mi-hauteur [Liu99, Jan01, Bee08].

Dans le chapitre II, dédié aux résultats expérimentaux, le lecteur trouvera les résultats détaillés issus de la spectroscopie Raman de nos échantillons ainsi que leurs analyses.

IV. Modélisation électrothermique de composants de puissance

De manière complémentaire aux caractérisations expérimentales, les modèles et simulations numériques doivent permettre de corroborer et/ou d'éclairer l'analyse de phénomènes observés par l'expérience sur les distributions des grandeurs physiques. Comme nous l'avons vu, les champs de température et de courant ne sont pas toujours faciles à mesurer d'autant plus qu'ils sont fortement distribués dans les puces. Même si des étapes de validations expérimentales sont nécessaires, les simulations numériques permettent de prédire les niveaux de contraintes thermiques et électriques. Les modèles doivent être représentatifs de la complexité du système et des phénomènes recherchés avec des conditions aux limites et de fonctionnement réalistes. Cela nécessite la mise au point de modèles électrothermiques au niveau de la puce de puissance, mais aussi au niveau de l'environnement proche et du système afin de pouvoir

prendre en considération l'interaction entre les différents constituants du composant, jusqu'au système de refroidissement. Il existe actuellement plusieurs tentatives de développements de modèles électrothermiques, cependant, beaucoup reste à faire à cause notamment de la grande différence des constantes de temps électriques et thermiques. Dans ce contexte, cette étude s'inscrit dans la mise en œuvre d'un modèle électrothermique distribué de puce de puissance, afin de contribuer à la compréhension des phénomènes impliqués dans le composant de puissance en fonctionnement. Le but ultime est l'optimisation de la fiabilité de dispositifs de puissance. Cette partie est dans un premier temps consacrée à la description de la modélisation électrothermique (principe et stratégie de modélisation), puis à l'inventaire des méthodes de modélisation électrothermique existantes dans la littérature.

1. Principe de la simulation électrothermique

La modélisation et simulation électrothermique requiert la résolution d'un problème électrique et d'un problème thermique couplé. Dans le cas des semi-conducteurs, le modèle électrique doit représenter le comportement électrique du dispositif avec des propriétés physiques et dépendant de la température. Le modèle thermique assure l'estimation de l'évolution et de la répartition de la température dans le dispositif en fonction des sources internes de chaleurs et des échanges avec l'extérieur. De nombreuses études qui visent à mettre en œuvre un couplage entre le comportement électrique de composants de puissance et l'impact thermique de toute la structure ont été développées.
Dans [Tur98], on trouve exposées les différentes étapes du couplage électrothermique de composants électroniques. Ces étapes consistent à créer dans un premier temps un modèle électrique du composant électronique (MOS, IGBT, Diode, ...). Ensuite, une deuxième étape consiste à définir tous les paramètres du modèle électrique qui sont affectés par la température (mobilités, concentrations des porteurs, durées de vie des porteurs, …). Puis, une troisième étape est consacrée au développement du modèle thermique de la structure que constitue le composant, son boîtier et son refroidissement. Enfin, la dernière étape vise à établir une communication entre ces deux modèles. La réalisation de cette dernière étape nécessite l'exploration de différentes méthodes classées en deux principales catégories : les méthodes dites de relaxation où le phénomène thermique et électrique sont traités séparément « en utilisant un simulateur thermique et électrique » et les méthodes directes, où les phénomènes électrique et thermique sont traités dans le même simulateur électrique [Gut99].

1.1. Méthodes de relaxation

On entend par méthode de relaxation, les méthodes basées sur le couplage temporel entre le simulateur électrique et le simulateur thermique, voir figure (I.24). Les problèmes thermique et électrique sont donc traités séparément par deux simulateurs différents [Hec99, Pet94, Hab07b, Wun00]. Les deux modèles sont résolus de manière séparée en utilisant des logiciels appropriés communiquant à travers une interface (API : Application Programming Interface). Cet API permet d'échanger les variables température et puissance dissipée entre ces deux simulateurs et de gérer la différence entre les constantes de temps thermique et électrique qui ne sont pas du même ordre de grandeur. Ainsi, après chaque pas de calcul, un temps d'attente est marqué afin de permettre au solveur électrique de transmettre la puissance dissipée vers le solveur thermique qui calcule la température qui sera renvoyée à nouveau vers le simulateur électrique. Ce processus est itératif jusqu'à ce que le critère de convergence fixé soit satisfait. Cette technique permet une meilleure représentation du comportement thermique mais présente l'inconvénient d'un temps de calcul supérieur au temps de calcul impliqué dans la méthode directe que nous décrivons plus loin.




Fig I.24 Schématisation de la méthode de relaxation [Hab07b]

Un exemple d'application de cette méthode qui utilise « SABER » comme simulateur électrique et « ANSYS » comme simulateur thermique est présenté dans [Wun97]. Les auteurs mettent en évidence quelques progrès au niveau de la convergence et de la rapidité de la simulation électrothermique. Ces améliorations ont été accomplies en utilisant un pas de temps de calcul variable. Ce pas est automatiquement lié aux changements de l'écart de la température calculée entre deux simulations thermiques successives.

La méthode de "relaxation" peut être aussi précise que souhaitée et fournit les cartes de températures aux interfaces entre les couches. Cependant, l'augmentation de la précision rend le temps de calcul très long puisqu'elle contraint à des pas de temps de simulation très courts [Hec99].

Dans [Vel07], une simulation électrothermique d'un convertisseur DC/DC est réalisée en couplant un simulateur thermique (FLOTHERM) et un simulateur électrique basé sur le langage VHDL-AMS. Les auteurs illustrent bien que la modélisation électrothermique par la relaxation peut très bien être appliquée à l'analyse d'un système relativement complexe. L'exploitation d'un logiciel thermique par élément finis (EF) montre aussi le compromis entre une bonne représentation du modèle thermique (prise en compte de la géométrie, des propriétés des matériaux, affinage du maillage, …) et l'augmentation de la taille du modèle et du temps de calcul. Le modèle thermique comprend 2 millions de mailles rendant ainsi le transfert de données avec le modèle électrique difficile (synchronisation, convergence). Les paramètres électriques dépendant de la température ont été extraits en amont par des caractérisations à différentes températures. Les résultats obtenus par simulation ont été comparés à des résultats de mesure réalisés par thermographie infrarouge. Les valeurs maximales de température, sur les transistors et les diodes, montrent une bonne adéquation entre la simulation et la mesure expérimentale mais la distribution de température ne correspond pas. Les auteurs justifient cet écart par le fait que les composants passifs (transformateurs, inductances, condensateurs, …) n'ont été pris en compte que dans le modèle électrique et pas dans le modèle thermique. Néanmoins, ils arrivent à prédire le niveau des températures de jonction de composants actifs. Pour remédier aux problèmes posés par les modèles éléments finis (complexité, temps de calcul, ...), de nouvelles approches ont été proposées. Il s'agit de représenter les éléments sous forme d'un réseau 3D de cellule élémentaire. On retrouve sur les figures (I.25a) et (I.25b) une illustration de cette approche ainsi que la forme du maillage pour le calcul thermique [Cas08].




Fig I.25 (a) Illustration de l'approche de modélisation par réseau distribué (b) Maillage volumique pour le calcul de l'effet thermique [Cas08]

Cette approche est présentée dans [Bri00, Ira07]. L'article présente un outil pour la simulation électrothermique d'un module MOSFET entièrement développé sous Matlab. Pour le modèle électrique, chaque cellule élémentaire est définie par la relation liant le courant de sortie aux tensions caractéristiques et à la température $I_D = f(V_{GS}, V_{DS}, T_J)$. La puce active est ainsi discrétisée en position *(x, y)* et le problème est également résolu en temporel. La brasure et le refroidisseur sont modélisés par un simple réseau RC. La puissance dissipée et la température sont ainsi calculées sur chaque nœud par la résolution alternative de deux équations. D'un côté, l'équation électrique qui donne la puissance dissipée en fonction de la température et de l'autre l'équation de diffusion de la chaleur discrétisée.
Dans [Cas08], le réseau modélisant un IGBT et son packaging a été discrétisé dans les trois directions spatiales. Le modèle électrique a été décrit en langage VHDL-AMS et a été couplé à un modèle thermique distribué 3D par la méthode des différences finies. Le modèle décrit le comportement électrothermique durant une phase de blocage avec un courant de fuite qui produit un auto-échauffement de la puce IGBT par effet Joules. Cet auto-échauffement conduit à terme à la destruction de la puce par emballement thermique.
Une autre démarche de simulation électrothermique est basée sur la réduction du modèle thermique élément finis. Dans ce cas de figure, l'approche est très mathématique. En effet, à partir d'un modèle thermique complet éléments finis par exemple (avec un nombre de nœud important), on génère un modèle réduit avec un nombre de nœud très réduit et qui sont généralement des nœuds présentant un grand intérêt du point de vue paramètres électriques. Ce modèle réduit, moins encombrant et plus pratique présente le même comportement thermique que le précèdent en certains nœuds et permet d'obtenir des modèles réduits électrothermiques, voir figure (I.26).




Fig I.26 Schématisation de principe illustrant la réduction de modèle [Deh08]

Dans [Sau09], une nouvelle approche pour la modélisation électrothermique a été proposée. Le couplage électrothermique est basé sur la communication judicieuse entre deux simulateurs, l'un électrique de type circuits et l'autre thermique à éléments finis 3D, figure (I.27) [Ros97a]. Par ailleurs, le modèle

électrique de MOS en commutation prend en compte les pertes par commutation dues à l'augmentation de la fréquence de fonctionnement. La complexité de tels modèles (comportant des éléments réactifs) nécessite l'emploi d'un solveur électrique (Spice, VHDL-AMS, …). La résolution de l'équation de conduction thermique 3D utilise par ailleurs un solveur de type éléments finis. La prise en compte du couplage E-T, est dans ce cas, plus difficile pour plusieurs raisons selon [Sau09]:

- Il faut définir la dissipation de puissance, même si celle-ci est distribuée sur plusieurs zones.
- Gérer la grande distorsion entre les grandeurs électriques et thermiques.
- Définir les critères de « rendez-vous » d'échange de données entre les deux solveurs.
- Gérer de façon optimum l'échange de données entre les deux solveurs.
- Estimer la nécessité de faire une discrétisation spatiale du modèle électrique.

Ainsi, nous voyons que toute la problématique réside dans l'efficacité d'échange d'information entre le simulateur électrique et le simulateur thermique.

Les constantes de temps électriques et thermiques pouvant être très différentes, il est indispensable pour plus d'efficacité d'échanger les données qu'à bon escient. Un programme appelé « superviseur » joue le rôle de chef d'orchestre afin d'optimiser cette procédure. Il intègre des critères physiques qui rationalisent la communication entre les deux logiciels. L'idée est que suivant la précision recherchée, le calcul des formes d'ondes électriques se poursuit à une température donnée tant que le superviseur n'indique pas que les conséquences de la dissipation de puissance cumulée sur la température de jonction auraient entrainé une conséquence sensible sur les formes d'onde. De plus, en cas de dérive importante, le calcul revient sur le ou les pas de temps antérieurs [Sau09].




Fig I.27 Schéma de principe de la modélisation électrothermique couplée [Sau09]

1.2. Méthodes directes

Concernant les méthodes "directes", le problème électrique et le problème thermique sont traités par un simulateur unique [Gut99]. Une façon d'intégrer les effets thermiques dans un simulateur électrique est de représenter le modèle thermique par un circuit électrique équivalent, figure (I.28).

Les problèmes thermiques et électriques sont ainsi résolus simultanément, il ne s'agit ici que de « rajouter » à un modèle électrique classique des bornes thermiques.




Fig I.28 Schématisation de la méthode directe [Hab07b]

Cette stratégie est basée sur la transformation du problème thermique en un problème électrique équivalent, figure (I.29) [Hec99]. Pour cela, le modèle électrothermique est implémenté sous forme de réseaux RC [Lei98], de modèle comportemental ou analytique [Mra06, Bat02a], au moyen d'un langage de programmation tel que le C++ ou un langage de modélisation tel que le VHDL-AM [Ala98]. Les avantages de la méthode directe résident dans la réduction du temps de calcul par rapport à la méthode de "relaxation", le calcul thermique et le calcul électrique étant réalisés simultanément à chaque itération.




Fig I.29 Principe de la simulation électrothermique directe [Hec99]

Dans [Tou04], nous trouvons un autre type de modélisation électrothermique par la méthode directe. Cette modélisation est réalisée en donnant au simulateur thermique un tableau contenant les valeurs de puissances pré-calculées avec des simulations électriques pour plusieurs combinaisons de températures, de rapports cycliques, de courants et de tout autre paramètre. Le simulateur thermique, qui prend en compte les paramètres thermiques de toute la structure, aura toutes les informations pour faire le calcul du comportement électrothermique. En poussant cette méthode vers les interactions thermomécaniques, le laboratoire PEARL [Pea08] a déterminé jusqu'à leur fiabilité le comportement électro-thermo-mécanique de nouveaux modules de puissance [Sol07]. De plus, selon le but recherché par la simulation, l'un des deux modèles peut être détaillé de façon à augmenter la précision de la description de l'un des phénomènes (électrique ou thermique). Par ailleurs, la prise en compte d'autres phénomènes physiques comme l'électromagnétisme devient aisée avec cette méthode [Bat02b]. Cependant, l'inconvénient de la modélisation directe réalisée par le simulateur électrique est lié à la grande tentation de simplification

du modèle thermique qui identifie la source de chaleur par un point unique, ce qui empêche toute analyse de la distribution de la température sur la puce. La diffusion latérale de la température est souvent négligée (modèles thermiques équivalent 1D) ce qui rend toute analyse de la distribution de la température sur la puce difficile. Plusieurs recherches sont en cours afin de trouver une méthodologie pour générer des modèles thermiques avec une erreur minimale tout en gardant la simplicité du modèle et la prise en compte de son environnement thermique (boîtier, support, milieu extérieur). Dans ce contexte, l'approche par réduction de modèle peut être une solution intéressante car elle est susceptible de répondre pleinement à ces attentes. Et enfin, la présence de plusieurs sources de chaleur qui partagent le même environnement, et la participation des connexions à la dissipation de la puissance dans les circuits modernes rend ce type de méthode très délicate.

A titre d'exemple, dans [Hef93] est développé un modèle électrothermique dynamique d'un IGBT incluant son packaging. L'approche adoptée consiste à définir la température en plusieurs points du module : sur la puce, le packaging et le refroidisseur. Le modèle est implémenté sous le logiciel SABER en associant à chaque borne électrique une borne thermique. Comme illustré sur la figure (I.30) où sont représentés les modèles électrique et thermique de l'IGBT.




Fig I.30 Exemple de modélisation électrothermique d'un transistor MOSFET et de son refroidisseur [Mär*00*]

De cette façon, la réponse du réseau thermique équivalent est directement liée à la puissance dissipée et les caractéristiques du modèle électrique sont directement reliées à la température. Le modèle thermique du composant est basé sur une discrétisation de l'équation de diffusion de la chaleur dans les trois dimensions (3D) et prend en considération la non-linéarité de la conductivité thermique du silicium ainsi que la non-linéarité du transfert de la chaleur par convection à travers le refroidisseur. Ce modèle thermique est bien détaillé dans [Hef94a]. Des travaux récents sont en cours pour étendre cette approche aux nouvelles technologies des composants de puissance. On retrouve une description détaillée du projet dans [Hef10].

Dans [Rod02], la méthode précédente a été améliorée pour modéliser un module IGBT multi-puces en rajoutant les couches constituant le substrat DBC et le refroidisseur. Les résultats obtenus dans cette étude présentent une bonne adéquation avec les résultats expérimentaux. Néanmoins, il faut souligner que dans cette étude, une seule puce IGBT est source de pertes.

Un autre logiciel souvent utilisé pour réaliser des simulations électrothermique par l'approche directe est le logiciel SIMPLORER. Dans [Koj04], deux puces IGBT montées en parallèle sont simulées. La diffusion latérale de la température et le couplage entre les différentes puces IGBT ont été pris en compte en modélisant chaque domaine physique par une cellule R-C. De plus, ici le modèle propose une configuration avec plusieurs puces montées en parallèle sur un même refroidisseur.

C'est sur ce deuxième type de modélisation électrothermique que nous nous sommes appuyés pour réaliser notre modèle électrothermique. Notre approche, qui sera présentée plus loin, est donc orientée

vers la modélisation électrothermique directe de l'IGBT, en utilisant un environnement unique de simulation «Simplorer ».

2. Stratégie de modélisation

Dans cette partie, nous décrivons les différentes méthodes de modélisation (aspects thermique et électrique) qui peuvent être utilisées pour la modélisation électrothermique. En effet, comme évoqué tantôt, un modèle électrothermique est un couplage entre une composante thermique et une composante électrique dans un unique environnement (méthode directe) ou par l'entremise de deux simulateurs différents (méthode de relaxation).

2.1. Aspect thermique

Ici, nous recensons les différentes méthodes de modélisation thermique de la littérature afin d'avoir une idée de ce qui est fait en terme de modélisation thermique de composants de puissance. De cette étude, nous tirerons les méthodes de modélisation thermique appropriées pour notre étude.

2.1.1. Principes de transfert de la chaleur dans les composants de puissance

Le transfert de chaleur est une transmission d'énergie d'une region à une autre sous l'influence d'une différence de température. Il existe généralement trois modes de transfert de chaleur qui ont lieu simultanement. Le rayonnement, la convection et la conduction thermique. Ici, nous décrivons brievement la conduction et la convection thermique qui sont les deux principaux modes de transfert de chaleur dans les composants électroniques de puissance.

La conduction est un mode de transfert de chaleur dû à un gradient de température dans un milieu matériel. Le transfert s'effectue de la source chaude vers la source froide. C'est un mode qui nécéssite la présence de matière, mais sans nécessairement un déplacement de celle-ci. Dans le cas d'un IGBT, l'echange de la chaleur se déroule à l'intérieur des volumes des matériaux qui composent les structures.

La présence d'un gradient de température dans un fluide entraine des courants de convection, c'est-à-dire un transport de masse. La convection thermique implique le déplacement du fluide. Il existe deux types de convection : la convection naturelle (ou libre) qui se produit spontanement dans un fluide au sein duquel existe un gradient de température et la convection forcée (ventilation) qui apparait quand le mouvement du fluide est imposé par une action exterieure (ventilateur, …). Dans le cas d'un IGBT, la convection est assurée par déplacement de fluide imposé par le radiateur.

Le transfert par rayonnement est une émmission d'ondes électromagnétique par un corps chauffé. Il ne nécessite ni contact, ni présence de matière entre les substances qui échangent de la chaleur et se distingue fondamentalement de deux autres types de transfert de chaleur. Cependant, ce mode de transfert est considéré comme négligeable devant les deux autres dans les dispositifs d'électronique de puissance en fonctionnement usuel.

La chaleur est générée dans les zones actives des puces semi-conductrices par des dissipations de puissance essentiellement par effet Joules soit durant les phases de conduction soit pendant les commutations.

2.1.2. Méthodes de modélisation thermique

Nous présentons les procédés utilisés pour la réalisation des différents modèles thermiques selon leur principe de calcul. La figure (I.31) ci-dessous montre les différentes méthodes de modélisation thermique que nous décrivons dans la suite.




Fig I. 31 Classification des différentes méthodes de modélisation thermique [Hab07b]

2.1.2.1. Modèles analytiques

Le comportement thermique de certaines structures géométriques simples, peut être modélisé analytiquement. Cette modélisation utilise des outils mathématiques tels que l'analyse de Fourier (Série de Fourier), les fonctions (Green, Kirchhoff, …), appliqués à l'équation de la chaleur [Sab99, Pes01].

$$\lambda \nabla^2 T + Q = \rho C_P \frac{\partial T}{\partial t} \qquad \text{E.I. 14}$$

Où, Q est la puissance volumique dissipée (en $W.m^{-3}$), λ la conductivité thermique (en $W.m^{-1}.K^{-1}$), ρ la masse volumique du matériau (en $Kg.m^{-3}$), et C_P la chaleur spécifique du matériau (en $J.Kg^{-1}.K^{-1}$).
L'une des méthodes analytiques de grand intérêt, est celle qui fait appel à une solution mathématique sous forme de série de Fourier. En effet, elle a été appliquée avec succès afin de résoudre des problèmes thermiques à trois dimensions 3D dans des structures relativement simples [Dup 98]. Cette méthode présente un grand intérêt de par sa rapidité de calcul. En exemple, la double transformation en cosinus et son inverse ont été appliqués pour un milieu parallélépipédique de longueur L, et de largeur l, à bords latéraux adiabatiques repéré en coordonnées cartésiennes selon les relations suivantes :

$$\Theta(n_x, n_y) = \iint_{-\infty}^{+\infty} \theta(x,y).\cos(n_x \frac{\pi}{L} x).\cos(n_y \frac{\pi}{l} y).dxdy \qquad \text{E.I. 15}$$

Et

$$\theta(x,y) = \frac{4}{Ll} \sum_{i=0}^{L} \sum_{i=0}^{l} \frac{\Theta(n_x, n_y).\cos(n_x \frac{\pi}{L} x).\cos(n_y \frac{\pi}{l} y)}{(\delta_{n_x,\,0} + 1).(\delta_{n_y,\,0} + 1)} \qquad \text{E.I. 16}$$

Où L et l désignent respectivement la longueur et la largeur du parallélépipède, δ est le symbole de Kronecker et n_x, n_y constituent les nombres d'onde. En pratique, les calculs gagnent à être faits à l'aide d'un algorithme de transformation de Fourier rapide [Dup 98].

2.1.2.2. Modèles numériques

Les progrès de l'outil informatique, en termes de mémoire et de vitesse d'exécution, ont favorisé la mise en œuvre des méthodes numériques qui peuvent prendre en compte des géométries et conditions aux limites complexes et simuler différents phénomènes physiques simultanément [Am99]. C'est le cas du modèle thermique détaillé, qui est constitué de plusieurs milliers de mailles, et, où l'équation de conduction thermique est appliquée dans chaque maille. La résolution de cette équation, implique des

méthodes mathématiques numériques telles que les éléments finis FEM, les différences finies FDM ou les éléments de frontière BEM, afin d'obtenir la distribution de la température dans les structures.

Méthode des différences finies (FDM)

C'est une méthode numérique qui consiste à discrétiser le domaine de définition des variables espace et temps [Yee66, Raë96]. Les conditions aux limites et la structure influent sur le découpage du milieu à étudier. Pour résoudre l'équation de la chaleur dans un milieu quelconque, chaque nœud issu de la discrétisation est caractérisé par une valeur discrète de la température. L'équation de la chaleur est alors appliquée aux nœuds sous sa forme discrète. La FDM remplace l'équation différentielle par une équation algébrique, engendrant ainsi, un système d'équations dont la résolution implique l'utilisation des méthodes numériques telles que la relaxation [Tou93].

Méthode des éléments finis (FEM)

Développée pour la résolution de problèmes d'élasticité et de résistance de matériaux, cette méthode numérique, s'applique également au problème de conduction tridimensionnelle en régime stationnaire ou transitoire. C'est une méthode d'approximation d'une fonction inconnue sur un domaine continu, en utilisant des fonctions d'interpolation connues sur un ensemble de sous domaines en général de forme triangulaire ou tétraédrique, compatibles entre eux, et représentant au mieux le milieu d'origine [Cou43, Tur56, Sab86]. Elle transforme les équations aux dérivées partielles en système d'équations algébriques. L'un des atouts majeur de cette méthode et qui constitue un avantage sur la FDM, réside dans sa capacité de mieux s'adapter aux frontières de formes irrégulières, ainsi qu'aux problèmes où les conditions aux limites font intervenir une dérivée [Tou93]. Pour les simulateurs à éléments finis (COMSOL, ANSYS, …), la résolution est temporelle et spatiale à une, deux ou trois dimensions. De manière générale le modèle numérique à éléments finis est adapté à l'analyse fine de phénomènes internes aux structures et donne une vision locale de ce qui se passe dans la ou les régions considérées [Mus96]. Le nombre de travaux de modélisations thermique de dispositifs de puissance ayant eu recours ces dernières années aux méthodes des éléments finis est considérable et souligne surtout de l'efficacité de cette méthode par rapport aux autres méthodes de modélisation thermique [Sau08, Wun97, Hsu96b].

Eléments de frontières (BEM)

C'est une méthode numérique alternative aux méthodes basées sur les éléments finis qui consiste à prendre en compte des domaines délimités par des surfaces fermées dans lesquelles on résout l'équation de diffusion de la chaleur [Fra96]. Un système d'équation algébrique linéaire s'obtient en imposant les conditions de frontière prescrites du problème et la résolution de ce système d'équation nécessite l'utilisation des méthodes directes ou itératives. Les températures et les flux, en un point donné de chaque domaine défini s'obtiennent à partir des valeurs des différentes caractéristiques thermiques aux frontières [Fra96, Fra98]. La diminution du maillage, qui ne concerne que l'enveloppe des domaines, constitue son principal avantage. Toutefois, le calcul en régime dynamique n'est pas concerné par ces avantages, et représente une limitation pour cette méthode [Fra98].

2.1.2.3. Modèles issus de l'analogie électrique/thermique

Ce sont des méthodes basées sur l'utilisation de l'analogie électrique thermique. Il existe plusieurs techniques pour la détermination des valeurs des résistances et des capacités de ces modèles (modèles statique 1D ou 3D). Ces techniques reposent sur l'utilisation des algorithmes d'optimisation, ou sur des calculs de constantes de temps [Amm02, Yun00, Szé98].

Modèles statiques 1D

Ils s'appliquent pour une propagation à une dimension (1D) de la chaleur. C'est le cas en première approximation des puces de puissance où le flux de chaleur est généré à la surface du silicium et où la diffusion thermique se fait le long de l'axe perpendiculaire à cette surface. Sachant que la température de jonction des composants IGBT est intimement liée à la puissance dissipée, qui est elle-même liée à l'auto-échauffement du composant (figure I.32), il est alors possible d'exprimer cette température de jonction comme suit :




Fig I.32 Modèle de fonction de transfert pour la réponse thermique d'une puce en fonction de la puissance dissipée [Cas07]

$$T_j = T_0 + \int_0^t P_D(\tau).\frac{dZ_{Th,JA}(t-\tau)}{dt}dt \qquad \text{E.I. 17}$$

Où T_0 indique la température ambiante et $Z_{th,JA}(t)$ est l'impédance thermique du composant IGBT entre la jonction et l'air ambiant.

L'impédance thermique d'un composant de puissance peut être obtenue avec une approche physique. La procédure est schématisée sur la figure (I.33) et consiste en la subdivision de chaque structure à travers un nombre suffisant de couches et associant à chacun d'eux une résistance thermique R_{thj} et une capacité thermique C_{thj} [Cas07] et dont les expressions sont données par :

$$R_{Thj} = \frac{d_j}{\lambda_{Th} \cdot A_j} \qquad \text{E.I. 18}$$

Et

$$C_{Thj} = \rho.c.d_j \cdot A_j \qquad \text{E.I. 19}$$

Où ρ est la densité du matériau, c la chaleur spécifique, λ_{Th} la conductivité thermique, A_j et d_j étant respectivement la section et l'épaisseur de chaque couche. La figure (I.33) et les équations (EI.18) et (E.I.19) montrent les relations entre les paramètres géométriques et physiques incluses dans la modélisation thermique du réseau RC.
L'épaisseur d_j de chaque couche est choisie afin de correspondre aux différentes régions physiques du composant. La section correspondante A_j est établie d'après un modèle conique en supposant un angle de diffusion de 40° représentant le champ de dissipation de la chaleur dans le semi-conducteur [Cas07]. La correspondance thermique est inspirée de la méthode *Cauer,* ou T-réseau figure (I.34). Chaque nœud du réseau correspond à un point physique de la puce. Ainsi, la dépendance en température est introduite dans des équations décrivant les différentes régions de l'IGBT. Dans certains cas, on utilise la méthode de *Foster* pour la correspondance thermique [Igi02]. Ces distinctions sont importantes pour des

simulations précises lors des phases de commutations de l'IGBT. En effet, la génération de chaleur est essentiellement confinée dans la région de surface du composant (i.e. le canal), pendant que la température à l'intérieur de la structure augmente.




Fig I.33 Propagation de la chaleur dans une puce de silicium [Cas07]

Ceci est principalement dû à la conduction thermique dans la puce. Ainsi, la distinction des régions contribue à l'amélioration de la convergence et de la rapidité de la simulation.




Fig I.34 Correspondance thermique du réseau RC pour différentes régions de l'IGBT [Cas07]

Le nœud T_A peut être fixé à une valeur constante ou il peut être utilisé afin d'étendre le réseau thermique.

Modèles statique 3D




Fig I.35 Illustration du transfert thermique 3D [Mas01]

Pour prendre en compte l'épanouissement du flux thermique, dans des épaisseurs en volume, et appliquer le modèle statique 3D, il convient de considérer un cône, qui est décrit par le flux thermique [Mas96]. Ce cône est caractérisé par un angle α et β, figure (I.35). La détermination des expressions de la résistance thermique ainsi que les angles dans ce cas est exposée dans [Mas98, Mas01] et peut s'avérer laborieuse.
L'expression de la résistance thermique est donnée par :

$$R_{Th} = \frac{1}{4.kl_x}.\frac{1}{4.kl_x(\gamma_e\, tan\alpha - tan\beta)} ln \frac{l_x + w\tan\alpha}{l_x + w\tan(\frac{\beta}{\gamma_e})} \qquad \text{E.I. 20}$$

Avec

$$\gamma_e = \frac{l_y}{l_x}, \qquad \gamma_s = \frac{L_x}{L_y}$$

Les expressions des angles sont données par :

$$(tan\alpha)_i = \frac{(tan\alpha_1 + tan\alpha_2)_i}{2} = \left(1 + \frac{1 - \rho_L\, l_{xn}}{1 + \rho_L\, \varepsilon_x^2.}\right) \frac{w_n + \frac{\rho_S}{1+\rho_S} l_{xn}}{w_n + \frac{1}{1+\rho_S} l_{xn}}\Bigg|_i \qquad \text{E.I. 21}$$

De même,

$$(tan\beta)_i = \frac{(tan\beta_1 + tan\beta_2)_i}{2} = \left(1 + \frac{1 - \rho_L \gamma_e\, l_{xn}}{1 + \rho_L\, \varepsilon_y^2.\gamma_s}\right) \frac{w_n + \frac{\rho_S}{1+\rho_S} l_{xn}\gamma_e}{w_n + \frac{1}{1+\rho_S} l_{xn}\ \gamma_e}\Bigg|_i \qquad \text{E.I. 22}$$

Avec :

$$\rho_L = \frac{k_i}{k_L}, \qquad \rho_S = \frac{k_i}{k_{i+1}}, \qquad \varepsilon_x = \frac{\sqrt{(L_{x1}\, L_{x2})}}{L_x}, \quad \varepsilon_y = \frac{\sqrt{(L_{y1}\, L_{y2})}}{L_y}$$

Où k_i et k_{i+1} représentent respectivement les conductivités thermiques d'une couche et de la couche suivante, ε_x et ε_y constituent les paramètres d'excentricité. Pour plus de détails, le lecteur peut se référer à [Mas01].

2.1.2.4. Modèles Compacts

D'après la définition de l'organisme de standardisation de l'industrie du semi-conducteur JEDEC, un modèle dit compact CTM (Compact Thermal Model) est un réseau thermique de résistances constitué de dix à vingt nœuds [Ros97a, Ros97b]. Le CTM est appliqué pour prévoir les températures de dispositifs électroniques ou microélectroniques [Mar03, Ros97a]. Un des avantages du modèle compact est de simplifier le calcul de la température de jonction. Le modèle compact peut se composer d'un nombre limité mais arbitraire de résistances thermiques pour établir le rapport direct entre les nœuds de surface à surface et les nœuds internes additionnels, figure (I.36). Cependant, la résistance dans le modèle compact n'est pas la véritable résistance thermique, et la forme du modèle ne reflète pas forcement les chemins principaux d'écoulement de la chaleur.
La résistance thermique 3D est calculée à partir des résultats obtenus de la simulation thermique 3D ou à partir de mesures thermiques. L'équation utilisée pour calculer son expression repose sur l'analogie électrique/thermique où la tension V est remplacée par la température T, et le courant I par le flux thermique P selon l'équation :

$$R_{th}(\mathrm{K/W}) = \frac{\Delta T}{P} = \frac{T_1 - T_2}{P_{1\to 2}} \qquad \text{E.I. 23}$$

Les modèles thermiques compacts doivent s'adapter automatiquement aux conditions aux limites [Tou08].




Fig I.36 Modèle compact en étoile [Ros97a]

Modèle DELPHI

Dans les papiers [Ros97a, Ros97b, Vin97], le modèle DELPHI a pour but la prédiction précise de la température de jonction. Les grandes lignes de la méthode DELPHI sont :

- Création d'un modèle détaillé d'un dispositif électronique. Ce modèle peut être fait avec n'importe quel logiciel de simulation thermique (FLOTHERM, ANSYS, COMSOL, REBECA-3D, ...).
- Simulations avec plusieurs combinaisons des conditions aux limites imposées sur les surfaces de refroidissement [Ros97b]. Enregistrement de la température de la source et des flux thermiques à travers les surfaces de refroidissement pour chaque combinaison.
- Les résultats de simulations (températures et flux thermiques) et les conditions de refroidissement correspondantes sont fournis à un optimisateur mathématique qui calcule les résistances thermiques d'un réseau déjà défini par l'utilisateur, ce réseau représente le modèle compact DELPHI.

L'inconvénient majeur de la méthode DELPHI réside dans le très grand nombre de simulations paramétriques nécessaires (jusqu'à une centaine de conditions aux limites différentes) pour extraire un modèle compact. Par ailleurs, le modèle DELPHI est très bien adapté aux composants mono-puce, et la prise en compte de plusieurs sources de chaleur (cas de modules multi-puces) rend le modèle extrêmement complexe. Et enfin, du fait de la complexité du réseau de résistances dont la structure varie en fonction du type de boîtier [Vin97], l'extension au régime transitoire est très délicate et un grand programme de recherche est actuellement en cours pour le développement de modèles compacts transitoires.

Ainsi dans [Hab05a], une méthodologie pour générer des modèles compacts dynamiques avec la prise en compte de la non-linéarité de la conductivité thermique a été proposée. Dans [Hab05b] est présentée une méthode simple pour l'extraction de modèles compacts statiques ou le nombre de simulation 3D nécessaire pour générer le modèle est considérablement réduit. Le langage VHDL-AMS a été proposé comme un langage puissant et fiable pour la modélisation et la simulation des CTMs générés figure (I.37).




Fig I.37 Bloc VHDL-AMS représentant un CTM [Hab05b]

L'article [Hab05c] propose une nouvelle approche pour la prise du couplage entre plusieurs sources de chaleur. Le terme Optimum Thermal Coupling Point (OTCP) a été défini, figure (I.38).




Fig I.38 Prise en compte du couplage thermique entre deux sources de chaleur [Hab05c]

Dans [Hab07a], l'approche de (OTCP) est appliquée pour extraire un modèle compact dynamique d'un composant de puissance contenant plusieurs sources de chaleurs, et un bon accord entre les résultats de simulations et ceux de la mesure a été trouvé.

L'utilisation de modèles compacts thermiques (CTM) en combinaison avec des modèles électriques permet de réaliser facilement un couplage électrothermique au niveau des cartes et circuits électroniques. Cela pourrait aider à augmenter la fiabilité des systèmes électroniques.

L'intérêt important des modèles thermiques compacts réside dans la résolution de la grande différence entre les constantes de temps des phénomènes dans la puce et ceux liés au boîtier. Ainsi les couplages entre les sources de chaleur dans une même puce sont déjà pris en compte dans le modèle compact, ceux qui interviennent au niveau du PCB sont ainsi traités à un autre niveau tout en prenant en compte ce qui se passe dans les puces. Il faut toutefois noter que le principe même des modèles compacts interdit leur utilisation dans l'investigation des phénomènes liés aux défaillances. En effet, leur principe est basé sur la définition d'un certain nombre de points (le plus faible possible) où la température est calculée, et de la prise en compte des effets 3D sous la forme de circuits RC distribués. Alors que la compréhension des modes de défaillance, très liés aux phénomènes électrothermiques, nécessite le calcul de champs de température et la prise en compte des structures dans toute leur complexité.

Modèle nodaux

Les méthodes dites nodales sont celles qui sont issues directement de l'analogie avec la théorie de la conduction électrique. Le milieu est discrétisé en éléments de volumes V_i supposés isothermes de température T_i, caractérisés par leur chaleur massique C_i et leur masse volumique ρi, comme l'illustre la figure ci-dessous :




Fig I. 39 Méthode Nodale : Discrétisation et réseau RC [Hab07b]

La capacité calorifique $C_i = \rho_i C_i V_i$ est alors affectée au centre i de l'élément V_i appelé nœud du système. L'analyse des échanges conduit à installer entre les différents nœuds des connexions désignées par des conductances thermiques dans les trois directions de l'espace, découlant des conductibilités thermiques k_x, k_y et k_z du milieu. Du réseau ainsi formé, il en découle un système d'équations algébro-différentiel décrivant les échanges d'énergie dans le réseau.

Cette méthode souffre d'une difficulté de principe liée à la notion de conductance, car celle-ci est directement reliée à la connaissance des lignes du flux et des isothermes [Tou93]. De plus la géométrie et le découpage en nœuds se prête parfois mal au calcul des conductances [Mar03, Tou93] figure (I.39). C'est néanmoins sur cette méthode que nous nous sommes appuyés pour construire la composante thermique de notre modèle.

2.2. Aspects électriques

De cette partie seront tirées les méthodes de modélisation électriques que nous utiliserons dans le développement de notre composante électrique.

2.2.1. Modélisation électrique du composant IGBT

En électronique de puissance, la principale difficulté réside en l'étude des phénomènes de transports de charges dans les semi-conducteurs de type bipolaire, en particulier les IGBT. Cela s'avère particulièrement vrai lors des phases de commutations où le comportement du composant est régit par la dynamique des charges. Ceci est alors un point crucial dans l'analyse du fonctionnement du composant. Il existe une équation qui rend compte de la dynamique des charges au sein du composant, celle-ci est définie par l'équation de diffusion ambipolaire (ADE) [Kha01]. Elle est relativement simple à résoudre dans le régime statique, par contre elle est extrêmement complexe dans le domaine dynamique.

Plusieurs modèles d'IGBT ont été développés par différents auteurs [She00, Igi04]. Ces modèles ont été inspirés soit par une analyse de la physique de semi-conducteur, soit par une observation comportementale du module. Pour les IGBT, nous pouvons classer les différents modèles développés pour simuler le fonctionnement de ce dernier en quatre grandes familles [She00].

2.2.1.1. Les modèles empiriques

Le principe du modèle comportemental considère le composant comme une boîte noire [Bes89, Bor00]. Un jeu de paramètres ajustables relie les entrées du système considéré avec les sorties de ce dernier. Ces paramètres sont en général des grandeurs électriques qui agissent sur le fonctionnement du système sans tenir compte des phénomènes et mécanismes physiques des semi-conducteurs. Les modèles empiriques

de l'IGBT sont constitués de blocs linéaires et non linéaires ainsi que la configuration « Hammerstein » [Hsu96a]. Afin d'obtenir ces données, il est nécessaire de procéder à une extraction des paramètres à partir des données expérimentales des composants. Les caractéristiques des composants sont alors discrétisés et reconstituées par morceaux à l'aide de fonctions mathématiques simples (droites, paraboles, …).
Des fonctions de transferts sont alors définies dans le but d'assurer la continuité et la convergence entre les différentes équations implémentées. Le modèle de composant ainsi constitué représente alors une image du fonctionnement du composant pour certaines conditions. Ce type de modèle possède alors un domaine de validité très restreint mais présentera des temps très courts de simulation pour une bonne précision. Ces modèles seront alors essentiellement adaptés à la validation rapide d'une fonction électrique.

2.2.1.2. Les modèles semi-numériques

Dans les modèles « semi-numériques » les méthodes à éléments finis et les méthodes à différence finis sont utilisés pour simuler la base, alors que les autres parties du modèle sont simulées par d'autres méthodes analytiques [Goe94, She00, Met93, Kuz94]. Du point de vue mathématique, les deux méthodes ont une approche numérique pour résoudre principalement l'équation aux dérivées partielles (PDE) de manière approximative, d'autres équations de type algébrique, ou ODE (ordinary differential equations) peuvent être résolus. Pour cela, on utilise la discrétisation et l'interpolation des équations pour avoir une solution discrète, ce qui signifie que la solution numérique n'est connue que pour un nombre fini de points dans le domaine physique. C'est ainsi qu'on rencontre des modèles d'IGBT qui associent la physique des semi-conducteurs à des modèles déjà existants (tels que la famille de modèles SPICE, Saber, …). La plupart de ces modèles ont recours, à des modèles existants de MOSFET et de BJT, afin de faire ressortir des effets spécifiques des IGBT (modulation de la conductivité de la base, la non linéarité des capacités entre les terminaux, les effets non quasi statiques (NQS), la dépendance en tension de la taille du courant, la dépendance en tension de la durée de vie de porteurs de charges, …) [She91, Shen93, She00].
L'implémentation de modèles semi-numériques est difficile à mettre en œuvre dans les simulateurs et requiert des temps de calculs très longs. En outre, la résolution de l'équation ambipolaire de la diffusion entre autre, et d'autres équations du modèle nécessite l'implication des outils numériques. Le modèle numérique sert avant tout à la compréhension de phénomènes physiques complexes, à la prévision des comportements et à la conception de nouveaux dispositifs.

2.2.1.3. Les modèles numériques

Les modèles numériques sont en général basés sur les théories des éléments finis ou celles de différences finies. Ils requièrent une description extrêmement fine en deux ou trois dimensions des structures considéréess [Sil00] et notamment les structures semi-conductrices pour ce qui concerne les applications en microélectronique et électronique de puissance. Ainsi, ces modèles permettent la résolution numérique des équations des mécanismes des transports de charges dans les semi-conducteurs. Toutefois, cela implique une lourdeur de simulation en termes de mise en œuvre et de temps de calcul. Les modèles numériques sont adaptés à l'analyse fine de phénomènes internes au cristal et offrent une vision locale de ce qui se passe dans les régions considérées [Ise00].

2.2.1.4. Les modèles analytiques

Il s'agit des modèles physiques ou mathématiques qui reposent sur les lois physiques des semi-conducteurs [She00, Fat96, Fat93]. La résolution des équations plus ou moins simplifiée est fonction des expressions analytiques décrivant les phénomènes électriques. Ces expressions peuvent être

envisagées d'une façon ou d'une autre, dans un simulateur selon le fonctionnement et les applications souhaités. Les modèles analytiques décrivent précisément les caractéristiques des IGBT [Gao07, She00]. Les différences d'une version à l'autre résident essentiellement dans les simplifications apportées en vue d'arriver à une solution et/ou de réduire le temps de calcul. A. Hefner est le premier à avoir développé le modèle unidimensionnel complet avec contrôle de la charge qui donne d'excellents résultats en commutation dure [Hef88]. Mais les simplifications apportées à l'expression de la conductivité de la base conduisent à de mauvais résultats en commutation à zone de tension (Zero Voltage Switching) ou à zone de courant (Zero Current Switching). Plusieurs modèles s'inspirant des travaux de Hefner ont vu le jour. Ainsi J.Sheng a amélioré l'expression de la conductivité en régime statique en considérant une analyse bidimensionnelle de la modulation de la base [She00].
Par ailleurs, dans cette famille de modèles, on rencontre des modèles analytiques dits à constantes localisées ou (quasi-statiques). Ces modèles physiques contournent la difficulté de la résolution de l'équation de diffusion ambipolaire. L'approximation des constantes localisées permet en effet de ramener les équations aux dérivées partielles des transports de charges à de simples équations différentielles (lorsque la durée de vie ou le temps de transit des porteurs dans la région considérée est faible devant les autres constantes de temps intervenant au sein du composant). Cela signifie que la variable d'état principale devient alors la valeur de la charge stockée Qs présente dans l'équation (E.I.24) à contrôle de charge qui est à la base de tous les modèles dits « compacts » de composants issus de la microélectronique. Par cette méthode, la variable d'espace est supprimée. Il n'est alors pas possible de déterminer la répartition des porteurs de charges au sein des différentes régions du semi-conducteur, comme par exemple la base large et peu dopée des composants de puissance, siège de la majorité des phénomènes dynamiques. Ces modèles ne donnent alors qu'une vision localisée des phénomènes de transports.

$$J_{tot} = \frac{Q_s}{\tau} + \frac{\partial Q_s}{\partial t} \qquad \text{E.I. 24}$$

Où Qs est la charge stockée dans la région considérée et J_{tot} le courant total considéré.

Dans les applications de l'électronique de puissance, le phénomène de commutation des composants est justement limité par les temps de transit des porteurs et les aspects distribués des transports de charges. La volonté de précision du modèle physique considéré doit impérativement amener à la prise en compte de ces phénomènes. Ainsi, afin de décrire par exemple le comportement statique et dynamique de composants de puissance et en particulier l'IGBT, il faut intégrer dans le modèle électrique du composant la modulation de la conductivité et les effets de stockage de charge non quasi-statique, car ils sont un facteur dominant pour déterminer les caractéristiques de l'IGBT. Quant à la condition du « plasma » associée au courant, il existe dans les régions présentant le stockage des charges des porteurs, la densité des porteurs en excès qui surmonte le niveau de dopage de la base de plusieurs ordres de grandeur. Dans ces régions, l'assertion n = p est valide (n et p représentent respectivement la concentration locale des électrons et des trous). Ensuite, la diffusion des porteurs est déterminée par l'équation de la diffusion ambipolaire [Kha01] :

$$\frac{\partial^2 p(x,t)}{\partial x^2} = \frac{p(x,t)}{\tau} + \frac{\partial p(x,t)}{\partial t} \qquad \text{E.I. 25}$$

Où D représente la constante de diffusion ambipolaire et τ la durée de vie des porteurs ambipolaires, p(x, t) est l'excès en concentration de porteurs locale.
Les conditions limites pour la résolution de cette équation sont :

$$\left.\frac{\partial P}{\partial x}\right| = \frac{1}{2qS}\left(\frac{J_{n1}}{D_n} - \frac{J_{p1}}{D_p}\right) \quad et \quad \left.\frac{\partial P}{\partial x}\right| = \frac{1}{2qS}\left(\frac{J_{n2}}{D_n} - \frac{J_{p2}}{D_p}\right) \qquad \text{E.I. 26}$$

Les équations (E.I.26) sont valides pour le gradient de concentration à gauche (x_1) et à droite (x_2) de la zone de stockage des porteurs de charges figure (I.40). Afin de résoudre ces équations, q et S sont respectivement la charge élémentaire de l'électron et la section en coupe de la structure IGBT. J_{n1} et J_{p1} représentent les courants des trous et des électrons à l'anode/émetteur de la zone de stockage des porteurs. J_{n2} et J_{p2} représentent les courants des électrons et des trous au collecteur /cathode dans la zone de stockage des porteurs. J_p est le courant total circulant à travers la région de la base excluant ainsi la composante du courant responsable de la charge et la décharge du condensateur de déplétion drain-source (modèle IGBT).




Fig I.40 Distribution D des porteurs dans un IGBT [Cas07]

Les densités de courants J_n et J_p sont calculées à l'aide d'un logiciel de simulation [Cas07]. L'IGBT étant constitué d'une partie bipolaire et d'une partie MOS, la modélisation complète du composant IGBT doit tenir compte du MOS. Ainsi, la partie du MOS est régie par la distribution des porteurs qui induit la circulation du courant à travers le canal N. Les paramètres essentiels à prendre en compte sont la longueur du canal, la concentration en porteurs ou la répartition des charges à travers le canal, ainsi que l'épaisseur de l'oxyde de grille [Cas07].

Certains modèles compacts de composants sont usuellement utilisés pour la simulation circuit en électronique de puissance. Ces modèles bénéficient de considérations supplémentaires afin de « combler leurs lacunes » de précision dans le domaine dynamique. Ainsi, la littérature présente des modèles compacts qui associent des représentations de circuits équivalents aux composants modélisés ou qui prennent en compte des approximations supplémentaires [Hef94c, Xu90]. D'autres modèles compacts incorporent une discrétisation de la base large des composants de puissance [Lau91, Stro97], en de multiples zones. La répartition des porteurs dans ces zones est modélisée à l'aide de fonctions trigonométriques ou considérées de forme triangulaire ou trapézoïdale. Bien que tous les modèles à contrôle de charge évoqués dans ce paragraphe aient trouvés leurs places dans la simulation circuit puissance, avec pour certains des résultats concluant, il reste difficile pour ce type de modélisation d'établir des simulations prédictives [She00].

D'autre part, on rencontre également des modèles analytiques dits distribués qui, par le biais d'approximations justifiées et adéquates, tentent d'approcher au maximum l'efficacité d'une simulation numérique tout en restant dans le cadre de la simulation circuit. Cela signifie que ce type de modèle est soumis à un compromis non évident de précision et de rapidité de simulation afin de rester compatible avec la simulation système. L'avantage d'un tel modèle est alors son domaine de validité étendu qui va permettre des analyses prédictives du comportement des composants modélisés. La littérature recense plusieurs travaux dont ceux présentés dans [Goe94].

Les modèles de composants de type physique trouvent leur intérêt dans la prise en compte des aspects distribués des charges existant au sein des semi-conducteurs de puissance. La prise en compte des mécanismes physiques internes est une problématique complexe qui nécessite des approximations raisonnées et justifiables, notamment pour le temps de calcul. La construction de ce type de modèle donne alors pour résultat un modèle paramétré et défini par un certain nombre de données sur lequel l'utilisateur pourra agir. Ces données ne sont plus dans ce cas des paramètres de type électrique, mais technologique : dopage des diffusions, surface des jonctions, dimensions des différentes couches, durée de vie, … .

2.3. Couplage électro-thermique

Afin de pouvoir coupler l'aspect électrique avec l'aspect thermique des composants de puissance, en particulier l'IGBT, les modèles électrothermiques sont formulés en modifiant les modèles standards des composants de puissance par ajout des nœuds thermiques externes aux modèles électriques. Les paramètres dépendants de la température concernant les semi-conducteurs sont assez nombreux, parmi eux on dénombre, la mobilité, la tension de seuil, la durée de vie des porteurs minoritaires et majoritaires. La température générée à l'intérieur du semi-conducteur est due en partie à la dissipation de la chaleur par effet joule et calculée comme le produit de V×I. Cette dissipation de la chaleur est prise en compte et détermine ainsi la température du composant [Igi01a, Fat93]. Ce nœud thermique, nous renseigne sur la température du composant et représente une connexion entre les composants actifs et le réseau du circuit thermique, figure (I.41).




Fig I.41 Modèles compacts électrothermique de la diode Pin et de l'IGBT [Igi01a, Igi01b]

Ainsi un diagramme a été élaboré représentant le modèle compact électrothermique de composants semi-conducteur en particulier l'IGBT [Maw01]. Ce diagramme montre l'interaction entre le réseau électrique et thermique à travers les nœuds thermiques et électriques, figure (I.42).
Comme on peut le voir, la valeur instantanée du composant en température est estimée par le réseau thermique à savoir le réseau RC ou méthode de *Cauer.* La méthode *Cauer* est utilisée afin de calculer la dépendance en température des paramètres électriques et physiques, ainsi que les propriétés du silicium. Ces différentes dépendances en température sont ensuite utilisées via le modèle électrothermique compact afin de déterminer aussi bien les caractéristiques électriques que la puissance instantanée. Finalement, la puissance dissipée est utilisée comme un paramètre d'entrée dans le réseau thermique RC, et les caractéristiques électriques du composant sont transférées au réseau électrique.
Les résultats de simulation des dispositifs de puissance dépendent grandement des paramètres physiques des matériaux semi-conducteurs, qui eux-mêmes dépendent de la température (concentration intrinsèque, mobilité des porteurs, durée de vie des porteurs, …).




Fig I. 42 Diagramme représentant le schéma du modèle électrothermique des semi-conducteurs de puissance [Maw01]

2.3.1. Modélisation électrothermique (uni et multicellulaire)

La finesse de la représentation et les outils mathématiques à prendre en compte dans la modélisation vont dépendre de la précision voulue ainsi que du temps de calcul souhaité. Ainsi, la modélisation d'un matériau, d'une zone de transistor, de l'intégralité d'un transistor, ou encore la modélisation d'un circuit ne requièrent pas les mêmes outils numériques et les mêmes connaissances physiques. En effet, les phénomènes physiques à prendre en compte ne sont pas les mêmes en fonction de l'échelle étudiée. La stratégie de modélisation adoptée s'inscrit dans une approche multi-échelle/multi-physique, illustrée en figure (I.43). Dans le cas présent, nous décrivons uniquement l'approche unicellulaire et multicellulaire d'une puce IGBT, c'est-à-dire que, ce sont les phénomènes physiques intrinsèques aux régions semi-conductrices de la puce qui nous intéressent. Ainsi, ce qui importe ici, ce sont les équations de transport de charges et les équations qui régissent l'aspect électrothermique ainsi que les méthodes numériques associées que nous serons amenés à exploiter par l'intermédiaire du logiciel Simplorer.




Fig I.43 Approche multi-physique/ multi-échelle pour la modélisation

2.3.1.1. Approche unicellulaire

Nous avons vu que les modèles numériques peuvent prévoir le couplage électrothermique des dispositifs de puissance en fonctionnement, afin de comprendre et analyser les mécanismes de défaillance qui en résultent. Plusieurs variétés de modèles de composants IGBT ont été mis en œuvre dans le but soit d'expliquer les observations expérimentales, soit d'analyser et prédire des faits inaccessibles expérimentalement. Cependant, à ce jour, la majorité des modèles physiques de composant IGBT

développés se concentre sur une cellule ou demi-cellule [Pen98, Ben07]. Cette approche élimine ainsi toute prospection latérale de l'évolution de courant et de la température, ce qui constitue une limite pour ce genre de simulation. Sachant que la puce IGBT est constituée de plusieurs dizaines de milliers de cellules en parallèle pour atteindre le calibre en courant du composant, la simulation multicellulaire serait incontournable pour explorer le comportement latéral du courant et de la température au sein d'une même puce. En effet, avec une cellule, il n'est pas possible de trouver une théorie cohérente susceptible de décrire tous les faits expérimentaux, étant donné que certains mécanismes de défaillance peuvent être issus des effets impliquant plusieurs cellules à la fois [Kop09]. Toutefois, il est convenable d'admettre que l'approche unicellulaire a permis des avancées considérables dans la compréhension de certains phénomènes à l'origine des mécanismes de défaillance de composants de puissance. Dans [Kop09, Ben08], la simulation d'une demi-cellule d'IGBT a permis de comprendre les effets fondamentaux qui se déroulent pendant le court-circuit. Par ailleurs, quelques auteurs ont pu mettre en œuvre d'autres modèles physiques dans des environnements de logiciels types circuits tels que Simplorer ou Pspice [Hef94, Mou13a, Mou13b] pouvant être utilisés pour simuler plusieurs cellules en parallèle afin de représenter l'interaction électrothermique à l'intérieur d'une même puce, entre un grand nombre de cellules élémentaires [Ira07, Cod03, Ric10b]. Néanmoins, la modélisation électrique utilisée pour ces modèles doit rester suffisamment simplifiée pour traduire le compromis entre temps de calcul et la complexité. En revanche, pour des structures moins intégrées et notamment les structures à grille planaire, la simulation multicellulaire est fortement envisageable.

Modèles distribué de composant unicellulaire (approche régionale)

La méthodologie de modélisation distribuée de composant unicellulaire est basée sur une approche régionale des composants semi-conducteurs. Elle consiste à identifier les régions physiquement et/ou électriquement différentiables du composant et à créer un sous-modèle pour chacune d'elles. Les premières d'entre elles sont délimitées par les jonctions métallurgiques. Ce sont les bases larges et faiblement dopées du composant, les grilles MOS, les émetteurs fortement dopés, les caissons, les couches tampons, ... Ces régions possèdent par définition des frontières fixes. Les secondes sont les zones de charge d'espace, les couches accumulées, inversées ou encore dépeuplées. Leurs comportements sont régis par le niveau de polarisation du composant. Ces dernières possèdent des frontières mobiles. Les sous-modèles établis pour chacune de ces régions sont ensuite reliés entre eux grâce à la continuité des courants et des concentrations de porteurs aux frontières pour construire le modèle complet du composant. Pour plus de détails concernant cette approche, le lecteur est convié de consulter [Mag07].

2.3.1.2. Approche multicellulaire

Les modèles utilisés pour des puces à semi-conducteur ne prenant en compte qu'une seule cellule ou demi-cellule, seront les mêmes pour des structures multicellulaire. En effet, les équations qui régissent les phénomènes de transport de charges dans la structure des transistors bipolaires sont les mêmes quel que soit l'aspect unicellulaire ou multicellulaire de la modélisation. Comme il est souligné dans [Mou13, Kop10, Kop09, Bou13, Bou12], la modélisation des puces de puissance multicellulaire est très envisageable en associant plusieurs structures élémentaires en parallèle.

A la différence de l'approche unicellulaire, des phénomènes intrinsèques multicellulaires doivent être pris en compte dans les équations de transports, notamment des phénomènes physiques intracellulaires dus à l'espacement des cellules. D'autres paramètres seront également pris en compte tels que la répartition de la résistance de grille, la région périphérique, les éventuelles inhomogénéités entre les cellules, … [Mou13, Ros02, Yam03, Kop09, Bou13].

Les principaux avantages de cette approche proviennent de l'interaction possible entre des cellules adjacentes d'IGBT. En effet, un défaut dans une cellule peut avoir une forte interaction avec les cellules adjacentes comme indiqué dans [Kop09]. Mais aussi, cette méthode nous rapproche un peu plus de la réalité en offrant un vaste champ d'action en termes de distribution aussi bien latéral que vertical de flux de courant et de température [Mou13, Kop09, Bou13].
Actuellement peu d'études de modélisation des composants multicellulaire ont été menées tant sur le comportement statique que dynamique.

Dans [Bou13, Bou12], une modélisation électrothermique sous TCAD-SENTAURUS des trois structures d'IGBT multicellulaire (NPT trench 8 cellules, NPT et SPT planar 6 cellules) a été élaborée, figure (I.44).




Fig I.44 Structure d'IGBT : (a) NPT trench; (b) SPT planar; (c) NPT planar [Bou13]

Des simulations par éléments finis d'IGBT multicellulaire de ces trois structures de technologies différentes en mode court-circuit ont été menées. Cette approche a permis aux auteurs d'analyser le décollement de fils de câblage par exemple ou encore d'observer différents phénomènes tels que le déséquilibre en courant entre cellules dégradées et non dégradées.

Dans [Kop09], en partant de l'hypothèse selon laquelle certains mécanismes de défaillance dans les puces en mode de court-circuit peuvent être causés par les effets impliquant plusieurs cellules élémentaires, un modèle de puce IGBT multicellulaire (structure ayant jusqu'à 5 cellules) a été développé et simulés afin d'aider à l'analyser leurs résultats expérimentaux. Les auteurs ont pu ainsi étudier deux cas de figure. Dans le premier cas, l'une des cellules parallèles présente un faible dopage de P-well et donc une plus forte injection d'électrons que dans le reste des cellules. Dans le second cas, les cellules étaient toutes identiques, mais une section de l'anode présente une faible injection. Ces deux structures présentent qualitativement le même comportement en termes de « courant de filamentation » et les inhomogénéités ajoutées correspondent aux situations qui se produisent dans des dispositifs de puissance réels et qui sont induites pendant les procédés de fabrication. Il faut reconnaitre que ces cas de figures ne peuvent pas être envisagés avec une approche unicellulaire. La figure (I.45) montre la simulation de la densité de courant d'électrons dans un IGBT de 3.3 kV comprenant trois cellules élémentaires. Pour plus de détails le lecteur est prié de consulter [Kop09].




Fig I.45 Densité de courant d'électron d'une structure d'IGBT 3-cellules présentant des inhomogénéités de profil de dopage [Kop09]

Ici, nous présentons une étude menée par Toyota sur la modélisation d'une structure multicellulaire. Lors de la modélisation, il a été pris en compte la région active à savoir la disposition des cellules trench adjacentes entre elles, ainsi qu'une région inactive appelée région périphérique, figure (I.46).

Cette région inactive, ainsi que la non-uniformité de la structure contribue à l'apparition de phénomènes parasites lors de la commutation d'un IGBT, notamment lors de la phase d'ouverture (turn-off) sous charge inductive sans diode de roue libre (UIS). Pour leur simulation, la structure du composant ne présente pas d'inhomogénéité, tels que l'épaisseur de l'oxyde de grille, l'espacement des grilles trench dans la région active. C'est-à-dire que pour toute la structure, l'épaisseur d'oxyde de grille et l'espacement des grilles restent identiques pour toutes les cellules.




Fig I.46 Schéma de la structure IGBT trench simulée

Lors de la simulation en phase d'ouverture de la structure figure (I.47a), les résultats montrent que la densité des porteurs figure (I.47b) est très élevée au centre de la région active, alors qu'en périphérie celle-ci est moindre. Selon l'étude, cela s'explique par la présence des porteurs de charges stockées en majorité dans la région active. Ceci a pour conséquence l'apparition d'un « current filament », à savoir une distribution inhomogène de la densité de courant à travers la structure et la notion de mouvement

du "current filament" est également mise en évidence. Ainsi il est montré une corrélation entre la chute soudaine de la tension Vce et le déplacement et la localisation du "current filament" à travers la structure.




Fig I. 47 Résultats de la simulation en phase d'ouverture, b) profil de la densité de courant d'électrons à un temps t

V. Conclusion

Dans ce premier chapitre, nous avons décrit en premier, les différentes structures technologiques et internes du composant IGBT en mettant en lumière les interactions de phénomènes physiques qui s'y opèrent pour mieux comprendre son fonctionnement. Nous avons également discuté des différents modes et mécanismes de défaillance de l'IGBT en se focalisant autour de ceux de la puce et son voisinage immédiat (métallisation, oxyde de grille, poly-silicium etc.). Pour cela, nous avons recensé les différents modèles de tous ces mécanismes de défaillance qui existent dans la littérature. Cela nous a permis de mieux cerner les contours des phénomènes de vieillissement des IGBT et de comprendre l'évolution de défaillances consécutives aux dégradations. Ce chapitre traite ensuite, des caractérisations électrothermiques des IGBT via les microsections. En effet, nous nous sommes penchés sur des avancées réalisées autour des microsections des composants et puces de puissance à des fins caractérisations de distributions de courant et température. L'objectif visé dans cette étude est de pouvoir recenser les outils de caractérisation tout en envisageant leur application sur les microsections de nos échantillons au chapitre II. La dernière partie de ce chapitre est consacrée à la description des différentes stratégies de modélisation électrothermique (méthodes directe et relaxation), ainsi qu'à l'examen des différents modèles électrothermiques de l'IGBT. Ce dernier point nous a permis d'inventorier les diverses méthodes de modélisation électrothermique afin d'asseoir notre choix sur la méthode de modélisation électrothermique directe. C'est en effet cette méthode qui est utilisée pour le couplage de l'aspect électrique et thermique du modèle que nous proposons au chapitre III.

Chapitre II. Caractérisations sur micro-sections de composants de puissance.

I. Introduction

La fiabilité des composants de puissance est au centre des attentions dans l'industrie de l'électronique de puissance. En ce sens, le vieillissement de dispositifs tels que les IGBT, MOSFET et diode implique des phénomènes de dégradation aux niveaux des interconnexions fils/métallisation de puce, de la métallisation, des brasures, … . Comprendre les mécanismes de défaillance qui impactent sur la durée de vie et la robustesse des dispositifs de puissance parait incontournable. En effet, de nombreux travaux [Yam07, Ira05, Cas04] ont montré que ces dégradations ont un impact sur la distribution de température dans la puce, et plus précisément au niveau de la partie active de la puce où l'on enregistre les températures les plus élevées. Il a été également montré que ces températures élevées ont un rôle majeur dans la répartition du courant dans les puces [Cia02, Kho07]. Par ailleurs une répartition non homogène du courant peut être à l'origine de la création de points chauds dans la puce pouvant provoquer, dans des cas extrêmes, sa destruction [Che06, Ish06]. L'analyse des mécanismes physiques à l'origine des défaillances observées dans les puces de puissance est donc incontournable pour prévenir contre ces phénomènes de dégradation. Cela requiert des observations expérimentales associées à des modélisations multi physiques complexes afin de disposer d'informations fines sur la répartition de la température et du flux de courant circulant dans la puce de puissance.

Jusqu'à présent, les caractérisations électriques et/ou thermiques sont réalisées principalement sur la face avant des puces. Par exemple, de nombreux auteurs ont menés des investigations de cartographies thermiques à l'aide de la thermographie infrarouge à la surface de la puce [Köl96, Cov97, Cze12, Bou13]. Malgré quelques perturbations liées aux fils de connexion, cette analyse fournit des informations fondamentales sur la répartition de la température à la surface de la métallisation supérieure. Les travaux d'investigation destinés à l'évaluation des variations anormales de la distribution de courant via la mesure de la température ou ceux dédiés à la caractérisation de distribution de courant par capteurs ou sondes magnétiques sont réalisés au-dessus de la puce sur la surface de métallisation supérieure [Shi13, Iwa12, Sum89, Ham97].

A ce jour, peu de travaux sont référencés sur la caractérisation des distributions verticales des lignes de courants dans les puces de puissance [Deb96]. Les approches classiques sont fondées essentiellement sur des analyses éléments finis à l'aide d'outils du type TCAD SENTAURUS [Bou12]. Une démarche possible mais qui reste à vérifier est celle qui consiste à identifier et établir les distributions de courants grâce à celles de potentiels et de températures obtenues par caractérisations expérimentales sur les plans verticaux des puces actives. C'est une démarche de longue haleine et très délicate à mettre en œuvre mais son succès apporterait une approche complémentaire visant des vérifications expérimentales aux simulations numériques par éléments finis. C'est donc une démarche originale qui est entreprise ici dans un but d'amélioration des connaissances. Celle-ci consiste à démontrer la faisabilité de caractérisations d'un certain nombre de grandeurs électriques et thermiques sur des tranches micro-sectionnées de puces actives en fonctionnement, au moins en régime statique passant dans un premier temps. Des résultats positifs sur cette première étape encourageraient à aller explorer les régimes transitoires. Il est clair que ces caractérisations nécessiteraient de s'approcher au mieux des conditions opérationnelles avec des modules de puissance montés sur des refroidisseurs adéquats. Cela montre toute la difficulté de la démarche. Cependant, il ne s'agit ici que d'une démonstration de faisabilité et pour simplifier la tâche, cette démonstration est faite sur des échantillons préparés de manière minimaliste. Par ailleurs, il ne suffit pas de caractériser les grandeurs électriques et thermiques sur la tranche, il faut également restituer les cartographies de ces grandeurs en les corrigeant des effets de la micro-section qui perturbent

nécessairement les phénomènes. Ces corrections à postériori ne peuvent se faire qu'à l'aide de modèles qui restent à développer. Dans les grandes lignes, cette démarche consiste donc à :

- procéder aux micro-sections adéquates pour les caractérisations à suivre ;
- caractériser par des méthodes ad-hoc, présentés plus loin, les champs de températures sur la tranche de puces actives en fonctionnement ;
- caractériser, dans les mêmes conditions, les potentiels électrostatiques, les porteurs de charge, l'induction magnétique, …, à l'aide de moyens adéquats (AFM, capteurs, sondes, …) [Dou04, Shi13, Bou08, Kas11] ;
- procéder aux corrections dues à la coupe de ces cartographies ;
- enfin, établir à l'aide de modèles, les cartographies des lignes de courants à partir de celles de température et de potentiel.

Comme évoqué dans l'introduction, ces travaux ont surtout porté sur la modélisation électrothermique distribuée de la puce active et le temps nous a manqué pour aller au bout d'une exploration qui en elle-même était très longue. C'est la raison pour laquelle nous n'avons pas pu aller au-delà du deuxième point de cette démarche.
Cette démonstration a ouvert un large champ d'investigation sur les tranches de micro-sections. Cette démarche peut apporter des éléments de compréhension complémentaires aux caractérisations déjà effectuées, voire éclairer certains effets du vieillissement. Par exemple, les effets de dégradations de la métallisation supérieure ou des contacts de fils de bonding (lift-off, fissures, ...) de dégradations locales de l'oxyde de grille ou de passivation latérales pourraient à terme être mis en évidence.
Nous présentons donc ci-après les deux premières étapes de cette approche sur des puces IGBT et diode de puissance. Nous décrirons tout d'abord les phases de préparation des échantillons. Cela nous a permis de démontrer que les dispositifs électroniques de puissance tels que les IGBT et les diodes de puissance pouvaient rester fonctionnels après micro-section [Koc12]. Nous comparons ensuite les caractéristiques statiques avant et après les micro-sections des échantillons (IGBT et diode de puissance). Enfin, nous présenterons les cartographies mesurées de température à la surface de la micro-section d'une diode de puissance en polarisation directe à l'aide d'une thermographie IR pour commencer et par micro-spectroscopie Raman ensuite.

II. Micro-section de composants électroniques (IGBT et diode de puissance) et caractéristiques électriques

1. Préparation des échantillons

Plusieurs micro-sections de diode de puissance et IGBT ont été préparées. Ces composants ont été extraits d'un module neuf Semikron de comme l'illustre la figure (II.1). Il s'agit de composants de puissance issus de la technologie classique d'assemblage qui ont été présentés au chapitre I. Les puces sont brasées sur des substrats DCB qui sont eux même brasés sur une semelle de cuivre. L'ensemble est enrobé par un gel silicone qui fait office de protection. Une solution de panasolve (solvant réactif) à chaud permet d'extraire ce gel. Cela est nécessaire pour les étapes suivantes de découpage et de polissage. La faisabilité aurait pu être démontrée à l'aide de composants discrets mais la disponibilité de composants sur substrat DCB nous a emmené à réaliser ces travaux sur ces structures.




Fig II.1 Module de puissance Semikron IGBT NPT à grille tranchée (600 V/ 200 A) ouvert (à gauche). Puces extraites et résinées (à droite)

La première étape de la préparation des échantillons est celle de la découpe des modules de puissance afin d'isoler les composants de leur module, voir figure (II.1). Pour cela, nous avons utilisé une tronçonneuse de précision (modèle Secotom de chez STRUERS) équipée d'un disque en diamant permettant de découper tous types de matériaux en minimisant les dommages thermiques et mécaniques sur les échantillons. Puis, des contacts électriques ont été réalisés à l'aide d'une laque d'argent afin d'obtenir les connexions externes. Deux fils ont été utilisés pour chaque contact, afin de réaliser des connexions Kelvin, pour des mesures 4 fils. Puis les composants ont été enrobés sous vide à l'aide d'une résine durcissante afin de faciliter le polissage. L'enrobage permet de protéger les matériaux fragiles lors de la préparation et d'obtenir une bonne uniformité des bords.

L'étape suivante est celle du polissage mécanique qui a été réalisé dans un premier temps par des papiers abrasifs afin d'atteindre le plan de la micro-section à étudier. Selon la dureté du matériau à pré-polir différents abrasifs sont utilisés. Un pré-polissage correct élimine les dommages et déformations à la surface du matériau. Puis un polissage plus fin a été réalisé avec une solution de grains de diamant en suspension (3µm puis 1 µm) afin d'atténuer les rayures introduites dans l'étape de pré-polissage. Enfin, un aspect miroir a été obtenu par un polissage à la silice colloïdale.

Une dernière étape a consisté à revêtir par pulvérisation les plans de micro-sections à l'aide d'une couche fine passivante afin d'obtenir une isolation électrique de la structure en surface.

La préparation est une étape cruciale pour la préservation des fonctionnalités, même dégradées, du composant. En effet, la mise en œuvre des micro-sections est rendue délicate en raison des différences de propriétés mécaniques des matériaux, compte tenu de l'hétérogénéité des matériaux qui peut conduire à la pollution de l'échantillon ou à rendre la surface préparée impropre à une bonne caractérisation. Dans ce contexte, il importe de s'assurer que les méthodes de micro-section utilisées ne génèrent pas de nouvelles dégradations ou des pertes de fonctionnalités. Par ailleurs, ce dernier point suppose que soit atteinte une très bonne qualité de surface polie avec une résolution adaptée aux modes de caractérisations ou d'analyses ultérieurs. Dans cette optique, les échantillons ont été soumis aux analyses optiques et chimiques réalisées au moyen de microscope optique et de MEB (Microscopie Electronique à Balayage) à chaque étape de la préparation.

Dans ce qui suit, nous présentons brièvement les méthodes ainsi que les analyses réalisées sur les échantillons qui ont permis de qualifier les micro-sections. Puis, nous décrirons les caractérisations électriques et thermiques de ces échantillons en polarisation directe.

2. Analyses optiques, électroniques et chimiques

Ces composants présentent une structure complexe liée à l'assemblage de différentes couches de matériaux de nature différente. En général, pour les besoins d'analyse de défaillance, il est nécessaire de sonder tous les éléments susceptibles d'être à l'origine de la casse du composant. Cela implique des outils de caractérisation aussi bien macroscopiques que microscopiques ainsi que des techniques d'analyse qui peuvent être invasives ou destructrices pour le composant.
L'efficacité de la microscopie électronique à balayage n'est plus à démontrer [Kho07]. Nous avons utilisé, dans un premier temps pour l'analyse de microsection des échantillons un microscope optique inversé de marque ZEISS [Zei13]. Cet outil nous a permis d'observer les échantillons avec un grossissement de x1000. Pour compléter ces analyses, nous avons dans un second temps utilisé le MEB pour atteindre des grossissements de x100000.
Le MEB ZEISS Supra VP 40 disponible au LTN permet de travailler à différentes tensions (de 1 à 30 kV) et à pression variable pour les échantillons isolants. Pour nos observations nous avons travaillé sous une tension de 15 kV. Ce MEB est équipé d'un détecteur de photons X permettant l'analyse chimique par dispersion en énergie X (Energy Dispersive X-Ray ou EDX). Il nous a permis de réaliser des analyses chimiques des matériaux des échantillons en fonction du rayonnement X qu'ils émettent. Ces analyses optiques, électroniques et chimiques visent un double objectif. Dans un premier temps et au moyen de microscopes optiques, elles nous renseignent sur l'état de surface et sur les plans de microsections des échantillons après découpe. Par exemple, nous pouvons observer sur la figure (II.2.) les cellules élémentaires de la puce du transistor IGBT.




Fig II.2 (a, b) Image optique de microsection, (c) visualisation de cellules élémentaires de l'IGBT

Les analyses MEB et EDX nous ont également donnée la composition chimique des matériaux qui constituent ces microsections afin de vérifier la technologie d'assemblage utilisée dans ces modules de puissance.

3. Caractérisations électriques statiques

Les caractérisations électriques ont été effectuées à l'aide d'un traceur de caractéristiques (Tektronix, 371 A/B) [Tek13]. Ce traceur permet la caractérisation en direct jusqu'à un courant de 400 A et une puissance maximale de 3000 W. Afin de s'affranchir des chutes de tensions dues aux connexions, ces caractéristiques ont été réalisées par des mesures "quatre fils". En effet, les entrées "Force" du traceur

permettent l'injection du courant dans le composant et les entrées "Sense" assurent les mesures de tension.

Dans un premier temps, nous avons réalisé des caractérisations électriques sur les échantillons extraits des modules avant micro-section des puces actives. Dans un second temps, les mêmes caractérisations sur les mêmes échantillons ont été réalisées après micro-section des puces. Dans ce qui suit, nous exposons les résultats ainsi que les analyses tirées des observations de ces résultats.

Les caractéristiques statiques d'une diode de puissance avant micro-section (trait plein) et après micro-section (en pointillé) sont présentées sur la figure (II.3). De même, les caractéristiques statiques de l'IGBT avant micro-section (trait plein) et après micro-section (en pointillé) sont présentées sur la figure (II.4) pour différentes polarisations de grille.

Pour des raisons bien compréhensibles, nous avons limité la plage d'exploration des caractéristiques aux faibles valeurs de tension d'anode ou de collecteur et de niveaux de courant passant.

Le premier constat est que les deux composants présentent des caractéristiques quasi-fonctionnelles. Bien que le comportement obtenu fût un peu espéré pour le cas de la diode, cela était en revanche complètement inattendu pour la puce IGBT. En particulier, la structure fortement inter-digitée de grille et la rupture de continuité de l'oxyde de grille en surface auraient laissée supposer que les micro-sections entraineraient un disfonctionnement de la puce.

Ces caractéristiques sont représentées en densité de courant pour une meilleure comparaison. On constate donc que les composants coupés sont toujours électriquement actifs et leurs fonctions électriques sont conservées même si elles sont dégradées.




Fig II.3 Caractéristiques statiques à l'état passant avant et après micro-section d'une diode de puissance (S=Surface active)

Concernant la diode (figure II.3), la zone active avant micro section était de 0.76 cm^2, alors qu'après découpe celle-ci est passée à 0.41 cm^2. Ainsi après microsection de la diode de puissance, environ la moitié de l'échantillon a été ôtée privant le composant du tiers de ses contacts. Malgré cela, on peut observer que la tension de seuil de la diode de puissance reste à environ 0.5 V identiques à celle mesurée avant la coupe. Cependant, la courbe courant-tension I=f(V) (figure II.4) après micro-section présente des chutes de tensions passantes plus importantes comparées à celles de la caractéristique avant micro-section. On peut y observer également que pour des densités de courants inférieures à 10 A/cm^2, les comportements sont très proches tant d'un point de vue qualitatif que quantitatif. Les écarts sont surtout

observés pour les valeurs élevées de densité de courant, au-delà de 20 A/cm^2, où la caractéristique est sensiblement linéaire et s'éloigne de celle d'une diode.

Ce comportement de la diode bipoalire ou diode PIN pourrait s'expliquer par la perturbation de la répartition spatiale de la charge stockée induite par l'effet de bord à lié aux microsections. Cela peut engendrer une perte locale de la modulation de la conductivité à la surface de la microsection, et donc entrainer des chutes de tension plus importantes de la diode après microsection.

Concernant les caractéristiques statiques de l'IGBT, celles-ci ont été réalisées à 25°C avant et après découpe et sous différentes polarisations de grille (8, 9, et 15 V). Pour le cas présenté, la surface de zone active de la puce avant micro section était de 0.8 cm^2 alors qu'après micro-section elle est passée à 0.74 cm^2. Dans ce cas, environ 10% de la surface active de la puce a été supprimé privant l'échantillon de la première ligne de contacts de bondings (voir l'insert dans la figure II.4).




Fig II.4 Caractéristiques statiques à l'état passant avant et après micro-section d'un IGBT (S=Surface active)

La tension "coude" pour laquelle le courant augmente n'a pas été affectée par la coupe et a conservée une valeur de 0.65V environ. Comme pour la diode, les chutes de tensions à l'état saturé, sont plus importantes après la coupe. Par ailleurs, les caractéristiques présentent des courants de saturation, dans le régime linéaire, légèrement plus faibles après micro-section, avec une réduction d'environ 18% pour les deux valeurs de V_{GE} présentées.

L'hypothèse précédemment évoquée dans le cas de la diode reste applicable dans le cas de l'IGBT, qui est aussi un composant bipolaire et donc soumis à la modulation de la conductivité, pour expliquer les écarts observés. Si cette hypothèse est vérifiée, alors, on pourra rencontrer ce type de comportement quelque soit l'IGBT étudié.

A cela, on peut ajouter les effets liés à la perturbation du réseau de poly-silicium de grille qui a nécessairement un impact sur les caractéristiques électriques de l'IGBT après microsection.

Ce travail a démontré pour la première fois que les dispositifs semi-conducteurs de puissance, en particulier ceux à grille isolée comme les IGBT peuvent être polarisés et rester fonctionnels après avoir subis des micro-sections. A notre connaissance, ces résultats sont originaux et constituent un fait marquant de cette étude.

Comme déjà évoqué plus haut, la possibilité de maintenir un des composants "fonctionnel" après micro-section, ouvre des perspectives intéressantes en termes de caractérisations de grandeurs physiques sur la tranche de puces de puissance en fonctionnement et en particulier de composants à grilles isolées. On peut espérer ainsi cartographier les contraintes mécaniques, la température et les courants. Nous avons ainsi travaillé sur l'aspect électrothermique du composant en cherchant à cartographier dans un premier temps les distributions verticales de température dans les composants en fonctionnement. La première caractérisation thermique, présentée ci-dessous, a été réalisée sur la diode à l'état passant, à l'aide de la caméra thermique du laboratoire l'IMS à Bordeaux.

III. Caractérisation thermique de microsection

2. Caractérisation par thermographie infrarouge

Pour ces mesures, nous avons monté la diode sur une boite à eau régulée à 20°C et nous l'avons alimenté en polarisation directe sous 1 V et 10 A. Afin d'éviter des artefacts de mesure dus à l'inhomogénéité de l'émissivité sur la surface active, nous avons peint la surface en noir avec une peinture haute température. L'évolution de la température sur la tranche micro-sectionnée de la diode a été mesurée à l'aide d'une caméra infrarouge muni d'un objectif macro qui permet d'atteindre des résolutions de 7 µm / pixel. La disponibilité de cet objectif est la raison pour laquelle ces mesures ont été effectuées au laboratoire IMS. Ce dispositif expérimental nous a permis d'obtenir une image thermique de la totalité de la surface de la microsection en déplaçant la caméra infrarouge le long de la zone considérée. Grace à une calibration par rapport à l'émissivité du corps noir, nous avons extrait les distributions de température le long de la micro section figure (II.5).




Fig II.5 Cartographie thermique d'une mirco-section de diode sous 1 V/10 A dans un environnement à 20°C par caméra infrarouge

Cette cartographie est difficile à interpréter car elle semble indiquer que les zones les plus chaudes sont au niveau de la résine, entre les deux fils de bondings sectionnés transversalement. La source de chaleur est à une température moyenne de 62°C environ, soit 2°C environ en dessous des zones les plus chaudes (64°C). Une interprétation de ce résultat pourrait être que la surface de la diode est mieux refroidie compte tenu de la conductivité thermique du silicium comparativement à celle de la résine. En effet, il faut garder à l'esprit que la surface d'observation (la micro-section) est une face où des phénomènes convectifs existent et refroidissent la puce plus vite que le reste. Les fils de bondings sectionnés sont plutôt "froids" (54°C) et ne sont pas ici source de chaleur puisque pour ces portions de fils le circuit électrique est ouvert et aucun courant n'y circule. Ils sont chauffés par l'environnement conductif. Un fort gradient thermique est observable à l'interface entre la puce et la brasure et dans la brasure elle-même ou la température est de l'ordre de 55°C proche de l'interface puce pour descendre à 37°C vers les régions proches du DCB.

Malheureusement, même avec des objectifs macros, la résolution spatiale de la caméra IR est limitée et n'est pas adaptée pour les épaisseurs de l'ordre de la centaine de microns des puces semi-conductrices de puissance. Ces résultats restent donc peu exploitables et doivent nous entrainer à rechercher des moyens plus adaptés avec des résolutions en dessous du micron. Cependant, deux observations peuvent être faites à ce stade :

- La première est liée au fait que la cartographie mesurée dépend étroitement du choix du plan de la micro section. Ainsi, il est nécessaire de mettre en place une méthodologie afin de choisir le ou les plans les plus pertinents pour ces caractérisations ;
- La seconde est liée aux perturbations physiques causées par la microsection sur les distributions mesurées. Cela implique également de réfléchir à une méthodologie à mettre en place afin de corriger ces effets.

Etant donné les résolutions insatisfaisantes obtenues avec la caméra IR, nous nous sommes orientés vers une technique beaucoup plus résolue spatialement tel que le µ-Raman, un outil de caractérisation disponible au laboratoire GEMaC (Groupe d'Etude de la Matière Condensée) de l'université de Versailles saint Quentin. C'est l'objet des travaux présentés dans le paragraphe qui suit avec la mise en œuvre de la spectroscopie µ-Raman.


3. Caractérisation par spectroscopie micro Raman

Le µ-Raman est une technique de caractérisation optique permettant d'obtenir de nombreuses informations sur les matériaux : température, contrainte ou stress, qualité cristalline, … . Cet outil qui étudie des transitions vibrationnelles à partir du processus de diffusion inélastique de la lumière a été présenté au chapitre I. Pour rappel, l'effet Raman résulte de l'interaction des photons d'une source de lumière monochromatique avec le réseau d'atomes de l'échantillon. Comme il s'agit d'un processus intrinsèquement très faible par rapport à la diffusion élastique (diffusion Rayleigh), des sources de lumière intense telles que les lasers sont nécessaires. Les spectres sont présentés généralement en cm^{-1} et en décalage par rapport à la longueur d'onde incidente (0 cm^{-1} représente la lumière réfléchi).
Dans ce qui suit, nous présentons les travaux de caractérisation thermique par µ-Raman, menés sur les microsections de diodes de puissance et IGBT. Cela nous permettra de mettre en évidence la répartition verticale de la température à la surface de microsection afin de localiser les inhomogénéités en fonctionnement dans ces composants. Des travaux préliminaires ont été réalisés sur la diode afin de valider la faisabilité des mesures. La première étape a été dédiée à l'étude de l'optimisation du signal et à la calibration de la température qui a nécessité de mettre en évidence le champ de contraintes résiduelles dans les échantillons. En spectroscopie Raman, l'évaluation des champs de contraintes mécaniques dans les matériaux passent par l'utilisation de la méthode basée sur le décalage de la position du pic de la raie Raman présentée au chapitre I. Ces mesures sont réalisées sur les dispositifs thermalisés (température ambiante 20°C) étant donné que la température influe fortement sur la position du pic de la raie Raman [Bee07]. Ainsi, pour évaluer par cette méthode les contraintes mécaniques dans un matériau, il est nécessaire de déconvoluer l'influence du stress et de la température sur le décalage du pic de la raie Raman. Cela constitue une réelle limitation qui rend impossible la mesure de la température par cette approche. Cela est d'autant plus délicat qu'en plus de discriminer les contraintes résiduelles, il faudra s'affranchir des contraintes générées en fonctionnement relatives à la dilatation liée à la différence de CTE des différents matériaux constituant la structure de ces échantillons. Il faut garder à l'esprit que le but final de notre étude est de pouvoir caractériser les distributions de température sur les microsections des échantillons IGBT et diode en fonctionnement. Cette approche nous a néanmoins amenés à évaluer les champs de contraintes des échantillons qui peuvent être exploités dans l'étude de la fiabilité des composants de puissance, comme le montrent des nombreux travaux portant sur l'impact

des contraintes mécaniques sur les performances électriques des dispositifs électroniques [Mar12, Tan06, Bel10, Usu05, Lid09, Wol96, Kon02, Hu91, Bel09]. Cependant dans le cadre de ces travaux, les champs de contraintes évalués ne sont exploités que dans le but d'avoir une idée des zones les plus critiques des échantillons vis-à-vis des contraintes résiduelles. Cette étape nous a également permis de valider le choix de la largeur à mi-hauteur du pic Raman du silicium (FWHM) pour l'étalonnage de la température. En effet, cette méthode qui consiste à mesurer la largeur à mi-hauteur (FWHM) du pic Raman d'un matériau peut être utilisée pour la mesure des champs de température. Ce paramètre ne dépend que de la température et de la qualité cristalline du matériau. Ainsi, en fonction de l'évolution de la valeur de la FWHM, il est possible de déterminer la température sans aucun effet dû au stress. Cette méthode nous a permis de mesurer les distributions de température de nos échantillons polarisés en direct.
Dans la suite, nous présentons le dispositif expérimental utilisé ainsi que le protocole qui a été suivi. Nous décrivons notre apport original qui réside dans la caractérisation de distributions verticales de température par µ-Raman sur des microsections des échantillons de diode de puissance et IGBT en polarisation directe.

2.1. Dispositif expérimental

Les spectres Raman des échantillons ont été obtenus par le spectromètre micro-Raman « LabRAM HR800 » du GEMaC commercialisé par Jobin Yvon et illustré sur figure (II.6). On peut également voir toutes les composantes de ce dispositif experimental.






Fig II. 6 Horiba Jobin-Yvon LabRAM HR800 µ-Raman (à gauche) et Schéma du dispositif expérimental du spectromètre µ-Raman (à droite)

Des études préliminaires sur l'optimisation de la résolution spectrale et du rapport signal sur bruit ont été nécessaires. Le tableau (II.1) présente la profondeur de pénétration du laser dans le silicium en fonction de sa longueur d'onde. Nous nous sommes orientés vers le laser rouge qui offre une profondeur

de pénétration de 3µm. Dans ces conditions, nous pouvons obtenir une mesure moyenne de la température sur cette épaisseur et limiter les artefacts de mesure dus à la micro section. Nous avons utilisé un réseau dispersif de la lumière diffusé de 2400 traits/mm afin de maximiser la résolution spectrale des mesures qui influe sur la précision des mesures de température.

Laser	Longueur d'onde (nm)	Profondeur de pénétration (µm)
Rouge	632	3
Vert	531	0.8
UV	324	0.1

Tab (II.1) Profondeur de pénétration du silicium en fonction de la longueur d'onde du laser

Différents types d'objectifs avec différentes ouvertures numériques ont été utilisés dans nos études pour collecter la lumière de rétrodiffusion voir figure (II.7). Leurs caractéristiques sont résumées dans le tableau (II.2). Il faut noter que :

- L'ouverture numérique (NA) d'un objectif décrit la capacité de la lentille à collecter la lumière diffusée : plus l'ouverture numérique est grande, plus la lumière collectée est importante ;
- La taille du spot laser est fonction de l'ouverture numérique et de la longueur d'onde d'excitation laser (λ) Le rayon du spot laser est donné par [Jua88]

$$r = 0.61 \times \frac{\lambda}{NA} \qquad \text{E.II. 15}$$

Les rayons du spot laser et les caractéristiques du montage sont également répertoriés dans le tableau (II.2). Ces rayons représentent la limite de résolution spatiale accessible pour chaque montage optique. Le système Raman est couplé à un microscope confocal. La lumière émise par l'échantillon est sélectionnée suivant l'axe z (profondeur) par un système de trou modulable placé sur le chemin optique. Dans cet équipement, le trou confoncal est couplé à une fente à l'entrée du spectromètre. Cela explique pourquoi la résolution spectrale est affectée par le trou confocal. Le diamètre des trous confocaux utilisés dans nos études et les résolutions spectrales associées voir figure (II.7), sont également présentés dans le tableau (II.2).




Fig II.7 Calibration de l'onjectif (à gauche) et du trou confocal (à droite)

La puissance du laser a été mesurée par un capteur de puissance optique. La puissance a été maintenue à 10 mW. Pour les mesures de cartographie, l'échantillon est fixé sur une platine motorisée suivant les axes x, y.

Objectif	Ouverture numérique	Rayon du spot laser	Trou confocal	Résolution spéctrale	Type de mesure
x100 grandes distances de travail	0.8	480 nm	20 µm	0,13 cm^{-1}	Calibration
x50	0.75	514 nm	40 µm	0,26 cm^{-1}	Point fixe
x50	0.75	514 nm	20 µm	0,13 cm^{-1}	Cartographie

Tab (II.2) Type de mesures et conditions expérimentales

2.2. Cartographies thermiques des micro-sections par µ-Raman

2.2.1. Structure des échantillons étudiés

Concernant la diode, les zones des micro-sections cartographiées sont constituées de silicium monocristallin (cristal semi-conducteur) et d'aluminium pour la métallisation supérieure. Pour l'IGBT, outre ces matériaux, nous y trouvons également du silicium polycristallin utilisé dans la conception des grilles des transistors MOS et des oxydes de silicium (SiO_2), voir figure (II.8).
Ces dispositifs sont donc appropriés à l'étude par micro-spectroscopie Raman [Kit96]. Dans le paragraphe suivant, nous présentons la structure interne des dispositifs de puissance étudiés, ainsi que l'approche utilisée pour évaluer les contraintes résiduelles des échantillons par micro-Raman.




Fig II.8 Microsection d'un IGBT à grille tranchée [Foc10]

2.2.2. Evaluation de champs de contraintes

Les composants électroniques et micro-électroniques présentent dans leurs structures des contraintes mécaniques résiduelles générées lors des processus technologiques de fabrication. On peut par exemple citer, les étapes de dopage de la puce de silicium permettant de former le composant. En effet, l'incorporation d'impuretés dopantes dans le silicium, induit localement des contraintes mécaniques liées au désaccord de paramètre de maille avec celui du Si [Ran05]. De même, les étapes de dépôt des différentes couches sur le silicium dans le cas des IGBT (oxyde de grille, isolants, polysilicium ...) voir figure (II.8), peuvent générer des contraintes mécaniques résiduelles dans la puce dues aux différences de CTE entre ces différentes couches [Sen01, Fre03].

La méthode de spectroscopie micro Raman peut être appliquée sur un grand nombre de matériaux afin d'extraire les champs de contraintes. En particulier, on peut citer de nombreuses études [Rom06, Wol96, Che00, Nis06, Che05] qui ont montré que cette technique est très appropriée pour l'étude de contraintes mécaniques sur les puces semi-conductrices de composants microélectroniques. En effet, la spectroscopie Raman détecte la fréquence des phonons des semi-conducteurs par la diffusion inélastique des photons.

Sous l'effet des contraintes mécaniques, les phonons optiques du silicium séparent leurs fréquences vibratoires [Kon02] avec pour conséquence un décalage en fréquence de la raie Raman. Les mesures de contraintes sont obtenues à partir de la méthode du décalage de la position du pic de la raie Raman. Pour les contraintes uniaxiales ou biaxiales, une relation linéaire entre le stress et le décalage de la raie Raman a été définie théoriquement dans [Wol96] par :

$$\sigma(MPa) = -500\Delta\omega \qquad \text{E.II. 2}$$

Où $\Delta\omega$ est le décalage de la position du pic de la raie Raman en cm^{-1}. La mesure de température par spectroscopie Raman est donc faussée dans les matériaux contraints car la contrainte et la température décalent la raie Raman. Dans des échantillons contraints, afin de mesurer sans erreur la température, il faut utiliser un autre paramètre physique, certes moins précis, mais indépendant de la contrainte. Cependant, la baisse de précision des mesures thermiques par la méthode de la largeur à mi-hauteur de la raie Raman implique de toujours vérifier avant mesure si l'échantillon est contraint, cela afin de choisir le paramètre le plus adapté aux mesures thermiques.

2.2.3. Résultats de mesure de champs de contraintes mécaniques

Avant de réaliser les mesures thermiques par µ-Raman sur nos échantillons (IGBT et diode) en fonctionnement, nous avons étudié le champ de contraintes des échantillons non polarisés (à température ambiante) afin de déterminer la présence de contraintes résiduelles dans leur structure dues aux processus technologiques de fabrication de composants comme décrites dans [Plu12]. Cette étape nous a permis dans un premier temps, d'établir les gradients de contraintes mécaniques de nos échantillons et de localiser les endroits les plus critiques en termes de contraintes résiduelles. Il est bien connu que le processus de packaging des modules de puissance crée des contraintes aussi bien sur les puces actives (IGBT et diodes). Dans le cas des cellules IGBT, des contraintes importantes peuvent aussi être induites dans le substrat à proximité des structures intégrées, comme par exemple les tranchées pour l'oxyde.

Pour nos cartographies, les échantillons ont été fixés sur une platine pilotée par un moteur suivant les axes x et y avec un pas de 10 µm dans les 2 directions. Nous avons pris un temps d'intégration de 60 s afin d'obtenir un signal suffisamment intense pour déterminer avec précision la position du pic, la largeur à mi-hauteur et l'intensité de la raie relative à la vibration Si-Si. Cela s'est fait par ajustement à l'aide d'une lorentzienne représentant la forme d'onde classique de la raie Raman [Wol92]. Nous avons limité le temps d'intégration de manière à obtenir une zone de cartographie sur toute l'épaisseur de l'échantillon relativement rapidement (environ 12 heures).

Les contraintes ont été extraites en mesurant le décalage de la raie Raman relative au silicium par rapport à sa position non contrainte. Pour cela nous avons réalisé les premières mesures sur du silicium non dopé et non contraint à température ambiante 20 ° C dans les conditions d'étalonnage présentées dans le tableau II.2. Nous avons obtenu ω = 520 cm^{-1} et une FWHM de $\Delta\omega$ = 2.68 cm^{-1}. Cette position expérimentale a été déterminée avec le détecteur CCD préalablement étalonné sur la réflexion laser (0

cm^{-1}). L'étalonnage de la contrainte a été obtenu en considérant une contrainte uni axiale sur la micro section.

La figure (II.9) présente l'image optique de la micro-section illustrant la zone de la microsection de la diode de puissance cartographiée par micro-Raman




Fig II.9 Zone de la microsection de la diode de puissance cartographiée

Seule la zone hachurée de la puce, visible sur la figure, située sous le contact est cartographiée par micro-Raman.

La figure (II.10) présente le champ de contraintes mesurées sur cette zone où les régions colorées en bleu et violet sont en compression et les régions rouges sont plutôt en tension.




Fig II.10 Champ de contrainte de la diode de puissance en MPa

Une première constatation est que de manière assez générale le cristal de silicium subit plutôt des contraintes de compression de l'ordre de 150 à 180 MPa. Ce résultat est cohérent avec le procédé

d'assemblage par brasage qui a tendance à compresser la puce après refusions, lors de la descente en température. Cela est du à la différence de coefficient de dilatation thermique entre le Si (2.49×10^{-6} K^{-1}) et le Cu (16.5×10^{-6} K^{-1}) sur lequel la puce est brasée.

En contrepartie, il en résulte naturellement pour la brasure un gradient de champ de contraintes de la tension, de l'ordre de 80 MPa, à l'interface avec la puce (supérieure) à des contraintes en tension dans les zones proches de l'interface avec le cuivre (inférieure), de l'ordre de 80 MPa également, comme visible dans la figure. (II.10).

Nous pouvons aussi observer que la région du cristal sous le contact du fil de bonding exhibe des contraintes en très légère compression. L'existence de cette contrainte pourrait être liée au procédé ultrasonique de thermo-compression du contact

Il est cependant important de ne pas omettre que certaines de ces contraintes ont pu être engendrées lors des phases de micro-section des échantillons. En effet, malgré la bonne qualité de polissage de surfaces de microsections, il n'en demeure pas moins que cette étape a pu produire plus ou moins de contraintes dans la puce de silicium mises en évidence par le micro-Raman.

La figure (II.11) illustre la zone de la microsection de l'IGBT qui a été cartographiée par microRaman. De même, concernant l'échantillon du composant IGBT, la zone de la microsection délimitée par le cadre a été cartographiée par micro-Raman. Cela va nous permettre de mettre en évidence les potentielles contraintes résiduelles engendrées dans les étapes d'implantation dans le silicium des tranchées des oxydes, et autres couches tels le polysilicium pour la mise en œuvre des cellules élémentaires de l'IGBT.




Fig II.11 Zone de la microsection de l'IGBT cartographiée

La figure (II.12) donne la cartographie de champ de contraintes mécaniques de la zone de microsection de l'IGBT considérée.
Comme dans le cas de la diode, et pour les mêmes raisons, nous pouvons constater que le cristal semi-conducteur est dans un état de contraintes en compression, notamment autour des cellules élémentaires et dans les zones de diffusion. Une part de ces contraintes peut aussi provenir du processus de dépôts des différentes couches (oxyde de grille, polysilicium, …) afin de former les structures intégrées telles que les tranchées pour l'oxyde comme nous venons de l'évoquer plus haut.
Ces résultats expérimentaux montrent que les endroits les plus critiques en terme de contraintes mécaniques résiduelles pour une diode de puissance sont les points de contacts bonding et l'interface puce semi-conductrice et brasure. Ce résultat pouvait être attendu, dans la mesure où ces deux zones de la diode subissent des actions mécaniques liées au processus de soudage par ultrason ainsi qu'au brasage

de la puce à semi-conducteur sur le cuivre. Ces deux procédés induisent nécessairement des contraintes résiduelles sur le silicium.




Fig II.12 Champ de contrainte de l'IGBT

Pour ce qui concerne l'IGBT, l'endroit le plus critique est dans la surface active autour des cellules élémentaires. Ce résultat n'est pas surprenant et semble être en accord avec ce qui était attendu. La surface active de l'IGBT est constituée principalement des cellules élémentaires de l'IGBT. C'est donc la partie qui subit le plus d'actions mécaniques liées au procédé d'intégration de ces cellules élémentaires qui passe par la mise en œuvre de tranchées d'oxyde comme déjà évoqué précédemment.

Ces cartographies sont intéressantes en soi car elles renseignent sur les états et les niveaux des contraintes subies dans les structures. Il serait néanmoins utile d'estimer la part dû à la coupe et au polissage qui perturbent nécessairement ces champs de contraintes par rapport à une structure intègre.

Cependant, pour les raisons évoquées plus haut, concernant les mesures de champs de températures sur les micro-sections, nous avons opté pour l'utilisation de la méthode de la largeur à mi-hauteur de la raie Raman. En effet, comme nous l'avons présenté, la FWHM est indépendante de la contrainte et évolue uniquement avec la température du matériau et sa qualité cristalline. Ainsi pour une qualité constante, on peut quantifier la température du matériau.

2.3. Mesures de la distribution de température

Afin de calibrer la température des micro-sections en fonctionnement, nous avons établi la loi empirique reliant la FWHM de la raie du silicium obtenu en Raman à la température. Pour cela, nous avons utilisé un cristal de silicium sans contrainte. Nous l'avons soumis à des températures de 250 K à 410 K avec un pas de 20 K en mesurant à chaque étape la FWHM de la raie relative à la vibration Si-Si.
Le contrôle de la température a été réalisé avec une cellule de chauffage et de refroidissement de type Linkam THMS 600 équipé d'un régulateur de température et d'une pompe d'azote liquide, comme le montre la figure (II.13).
La température a été mesurée à l'aide d'une résistance de platine. Ce système offre une précision et stabilité de 0.1°C. Pour chaque pas de température, nous avons attendu 5 minutes pour atteindre l'équilibre thermique. Les mesures ont été faites en augmentant la température.



Fig II.13 Dispositif Linkam THMS 600

Les spectres ont été réalisés sur l'échantillon de silicium à chaque température et nous avons extrait la valeur de la FWHM de la raie Raman diffusée. Les principaux spectres sont présentés sur la figure (II.14) avec leur forme associée (lorentzienne). On constate que plus la température augmente plus l'intensité du signal diminue.




Fig II.14 Spectres Raman d'un wafer de silicium non contraint à différentes températures

Ce comportement peut s'expliquer par l'augmentation du coefficient d'absorption dans le silicium pour la longueur d'onde 632 nm. En accord avec la littérature [Wol96, Saf75], on observe un décalage vers les fréquences inférieures et une augmentation de la largeur à mi-hauteur avec l'augmentation de la température

Nous avons représenté les valeurs de la FWHM de la raie Raman relatif à la vibration Si-Si en fonction de la température. La courbe est présentée en figure (II.15). Ces données expérimentales ont été ajustées en utilisant la relation théorique issue de la littérature [Bee07].

$$\Gamma = B(T_\Gamma - T_0)^2 + C(T_\Gamma - T_0) + \Gamma_0 \qquad \text{E.II. 3}$$

Où Γ_0 est la largeur de raie à la température ambiante, T_Γ est la largeur de la raie à la température T, B et C sont des constantes d'étalonnage. Il convient de noter que la valeur de Γ_0 =2.68 cm^{-1} dépend à la fois de la qualité cristalline et des effets d'élargissement de l'instrument affectés par la largeur de la fente d'entrée du spectromètre.




Fig II.15 Mesures expérimentales de l'évolution de la largeur à mi-hauteur de la raie Raman en fonction de la température et ajustement théorique des points

Afin de caractériser le comportement de la diode en fonctionnement, nous avons mesuré l'évolution de la température en fonction de la puissance injectée en un point arbitraire de la microsection de la diode, voir figure (II.16).




Fig II. 16 Evolution de la température ponctuelle de la microsection de la diode en fonction de la puissance dissipée

Différents niveaux de polarisation ont été appliqués. La méthode 4 fils a permis d'éliminer les chutes de tension dans les fils à fort courant. Les conditions expérimentales sont résumées dans le tableau (II.2) (cf. point fixe).
La figure (II.17) présente l'évolution de la température en fonction de la puissance injectée. On constate que l'évolution de la température ne varie pas linéairement avec l'injection de puissance témoignant de phénomènes complexes dans le refroidissement. En effet, deux surfaces sont impliqués dans le processus de refroidissement : la section-transverse et le radiateur. La figure (II.18) présente les spectres Raman obtenus en un point fixe situé sous le contact pour différentes puissances injectées. Nous avons injecté de faibles puissances (22.5 Watts au maximum) par rapport à ses caractéristiques afin de rester dans des conditions de contraintes supportables pour la micro-section.




Fig II.17 Raie Raman de silicium mesurée sur la section transversale de la diode pour différentes puissances électriques injectées

Les mesures ponctuelles validées, nous avons cartographié la distribution de température dans la même zone que celle des mesures de contraintes mécaniques. Les mesures ont été réalisées dans les mêmes conditions de réglages du µ-Raman.
Nous avons polarisé la micro-section sous 2.83 V / 6 A (17 Watts). Tous les spectres ont été ajustés en utilisant une équation de lorentzienne de façon à obtenir la valeur FWHM, l'intensité et la position de la raie Raman.
Pour la correspondance en température de la FWHM, nous avons utilisé la loi empirique présentée dans la figure (II.16).
La figure (II.18) montre la répartition de la température sur notre zone cartographiée.
La distribution de la température fait ressortir un maximum à 85 ° C à environ 70 µm sous la partie supérieure de la puce. En effet, dans nos conditions de polarisation, la production de chaleur est due à trois causes principales [Wac88].
La première provient de l'effet de jonction localisé uniquement à la jonction PN. La seconde est due l'effet de recombinaison. Enfin, la troisième est due à des effets ohmiques (effet joule). Ces deux

derniers effets sont distribués dans toute l'épaisseur du dispositif. Ces résultats confirment la faisabilité et l'intérêt des mesures Raman pour la caractérisation thermique des composants de puissance.




Fig II.18 Répartition de la température dans une micro-section de diode polarisée à 2.83 V / 6 A

Nos séries de mesure de cartographie en température sur les microsections des composants IGBT sont toujours en cours. Ces mesures requièrent beaucoup plus de temps car les composants IGBT ont une technologie beaucoup plus fine qui impose des pas de cartographie de 1 µm. Pour cela, les surfaces sondées ont été réduites pour être dans les temps de mesures qui sont limités à 48 heures (autonomie du réservoir d'azote refroidissant le capteur CCD).
Les premiers résultats de cartographie de température sur les microsections des IGBTsont présentés sur la figure (II.19).




Fig II.19 Répartition de la température dans une micro-section de l'IGBT polarisée : Vgs=15 V et à 1.5 V / 5 A (à gauche)

Ces cartographies de température font clairement apparaitre des zones les plus chaudes de l'IGBT en conduction situées dans la partie active du composant autour des cellules élémentaires.
Ces résultats expérimentaux semblent être accord avec ceux de la littérature qui portaient sur la répartition des courants obtenus numériquement [Kop09] et sur l'impact de dégradation sur les distributions de température [Yam07, Ira05, Cas04]. En effet, dans tous ces différents travaux, il est montré que la partie active de la puce enregistre les températures les plus élevées de l'IGBT comme nos premiers résultats semblent confirmer. Cependant, il faut rester vigilant au fait que nous travaillons sur des surfaces actives dont les conditions aux limites ont été modifiées par la microsection. Un travail numérique reste à envisager afin de corriger les perturbations engendrées par ces microsections sur nos mesures.

IV. Conclusion

Le µ-Raman a confirmé son efficacité pour la cartographie de la température. Nous avons pu réaliser des cartographies de températures dans des zones de microsection de nos échantillons. Ces résultats nous ont permis de localiser les régions les plus chaudes dans les composants diode de puissance et IGBT en régime statique. Le µ-Raman nous également permis de localiser les zones les plus critiques en termes de contraintes mécaniques résiduelles sur les microsections des échantillons. Ces résultats très encourageant sur les contraintes mécaniques peuvent faire l'objet des études beaucoup plus poussées dans la mesure où les où les contraites mécaniques ont un impact significatif dans la fiabilité de composant de puissance. On pourrait par exemple grâce à l'approche par microsection de ces dispositifs et au µ-Raman, suivre l'évolution des répartitions des contraintes mécaniques sur des échantillons en fonctionnement afin de mieux cerner leurs effets sur les performances électriques de composant de puissance et mieux les prevenir.
Cependant, les durées de cartographie étant très longues en micro-Raman, nous avons réalisé un état de l'art sur les techniques de caractérisations thermiques possédant une grande sensibilité et une faible résolution spatiale (< 1 µm). Nos recherches se sont arrêtées sur la thermoréflectance. En effet, la thermoréflectance est une technique de mesure plein champ qui mesure, avec la résolution spatiale d'un microscope, les variations de température grâce aux variations du coefficient de réflexion. Ce phénomène est peu intense du fait de la faible variation du coefficient de réflectivité (10^{-5} K^{-1}). Cela implique de faire appel à des techniques de moyennage optique. Un banc de caractérisation par thermoréflectance avec traitement du signal réalisé en temps réel grâce à un interfaçage sous labview est actuellement en cours de montage. Le grand avantage de cette technique est de permettre l'étude de phénomènes transitoires (court-circuit, avalanche) grâce à des techniques de stroboscopie. Nos études expérimentales ont montré leurs intérêts en termes de cartographie thermique. Ces observations expérimentales sont complémentaires aux études numériques de cartographie de température que nous allons présenter aux chapitre III et IV.

Chapitre III. Modèle électrothermique de l'IGBT

I. Introduction

Les composants de puissance (IGBT, MOSFET, diode, …), largement utilisés dans l'industrie de l'électronique de puissance pour les applications de traction, souffrent de limitations liées à leur fiabilité. Ces faiblesses suscitent beaucoup d'attention chez les constructeurs, car une exigence de robustesse est demandée dans tous les domaines d'application de ces composants. Parmi les moyens mis en place pour pallier ces problèmes, on note d'une part, les méthodes empiriques d'optimisation, souvent très coûteuses et exigeantes en moyens techniques énormes et d'autre part, les méthodes de modélisation et simulations numériques qui sont beaucoup plus souples. L'approche par modélisation occupe une place prépondérante en raison de ses faibles coûts. Leur utilisation réduit en effet de façon significative le nombre d'expériences empiriques. De plus, une analyse fine des phénomènes liés aux défaillances peut aider à la fiabilité de ces dispositifs. Toutefois, ces phénomènes impliquent des couplages entre des effets électriques, thermiques et mécaniques, qui rendent leur étude très complexe. En particulier, dans les composants semi-conducteurs de type IGBT, les phénomènes électriques qui sont conditionnés par la topologie interne de la puce sont largement affectés par la température. Celle-ci résulte de la dissipation de puissance dans les puces et parfois dans les fils et métallisation, mais elle est aussi affectée par l'environnement de la puce. Le recours à la modélisation multi-physique est alors d'un grand secours. Une gestion efficiente de la thermique dans les composants électroniques de puissance est incontournable pour minimiser les contraintes électrothermiques et thermomécaniques engendrées en fonctionnement [Han00].

L'objectif scientifique initialement fixé est d'étudier la manière dont se distribuent la température et le courant dans la puce de puissance et son voisinage avec une investigation sur les effets du nombre de bonding, de leur position sur les pads d'émetteurs, du vieillissement de la métallisation et du contact bonding/métallisation. Cette investigation est réalisée par la voie de la simulation numérique et nécessite une modélisation électrothermique distribuée de la puce. Cela va nous permettre de mieux appréhender les stress électriques et thermiques sur la puce et son environnement immédiat. C'est cette modélisation qui est décrite ici.

Comme déjà évoqué plus haut, le comportement électrique des dispositifs semi-conducteurs est intimement lié à la température des composants. Il est également montré que la température du composant est fortement liée à la dissipation de puissance. Notre approche consiste à traiter les deux aspects (thermique et électrique) avec un programme unique de résolution de circuit (Simplorer) afin de résoudre le problème de façon homogène et simultanée. Cette approche s'inscrit dans la catégorie des méthodes de modélisation électrothermique directe. Pour ce faire, nous traitons dans un premier temps, la composante thermique dédiée à l'assemblage du composant IGBT. Cette composante thermique est un modèle discret nodal qui satisfait les contraintes des simulateurs de type circuit, s'appuyant sur un réseau de type Cauer 3D. Puis, dans un second temps, nous présentons un modèle électrique distribué 1D de puce IGBT multicellulaire inspiré du modèle analytique d'Hefner [Hef88, Blac88]. Ce modèle physique repose sur la physique des semi-conducteurs. L'étape finale consiste à coupler ces deux entités afin d'obtenir notre modèle électrothermique distribué, complet et multicellulaire de puce IGBT. Dans cette partie, nous présentons les deux composantes (électrique et thermique) ainsi que leur validation afin de modéliser un IGBT de type planar. Nous insistons également sur la description du modèle de l'IGBT d'Hefner qui constitue le modèle de base sur lequel nous nous sommes appuyés pour l'aspect électrique de composant. Nous décrivons la méthode de discrétisation du modèle électrique ainsi que les démarches mises en œuvre pour la détermination du réseau de résistances de métallisation d'émetteurs et celui de résistances

de poly-silicium de grille. La dernière partie de notre étude dresse une description du couplage électrothermique mis en œuvre.

II. Outil de modélisation et simulation.

1. Simplorer

Simplorer est un logiciel de simulation multi-domaine, multi-physique et multi-technologie qui permet de disposer d'un environnement dédié à la simulation des systèmes électroniques et électriques complexes. En effet, les applications de Simplorer incluent l'électromécanique, l'électromagnétisme, l'hydraulique et d'autres modèles mécatroniques [Sna04, Hne12]. De plus, le solveur non linéaire est capable de traiter chaque partie du circuit multi-physique complexe d'un système et la représenter par un langage de modélisation le plus approprié par son approche de simulation hybride. En outre, le cœur de Simplorer intègre de façon transparente de multiples systèmes basés sur des techniques de modélisation tels que le simulateur analogique, le simulateur numérique, le simulateur de block de diagramme et le simulateur de machine d'état.
Simplorer utilise un langage propriétaire (SML, pour Simplorer Modeling Language) qui lui permet d'utiliser une bibliothèque de primitives propres faisant intervenir des clones des modèles SPICE/PSPICE les plus utilisés et d'autoriser certains fonctionnements comme les réseaux de Petri.
Simplorer permet également de décrire les modèles en langage VHDL-AMS, un langage de modélisation normalisé par IEEE et dont l'utilisation facilite la communication entre les différents domaines scientifiques, grâce à son approche multi-domaines [Ibra09], ou encore des compléments de VHDL-AMS tel que le C/C++, … . En effet, ce logiciel utilise un noyau de simulation VHDL-AMS issu du simulateur hAMSter [Ham13]. Simplorer supporte ainsi la norme VHDL-AMS (IEEE 1076.1), même s'il ne gère pas l'instruction des quantités vectorielles. Cet outil possède également une bibliothèque VHDL-AMS vaste (open source), mais mal documentée pour des composants variés comme les moteurs, les générateurs, les circuits (analogiques et numériques), les blocs de contrôle,… .
Cet outil nous a semblé pertinent compte tenu de la nature des modèles d'IGBT de type Hefner utilisés et du réseau thermique sous forme nodale. Simplorer est donc l'environnement de simulation qui a été utilisé pour nos travaux de modélisation.

2. Langage de modélisation : VHDL-AMS

Bien que la conception graphique apporte des solutions à un grand nombre de cas de figures en permettant d'avoir recours à des bibliothèques de composants existantes, elle ne résout pas tout. En effet, il faut bien concevoir les objets qui ne peuvent pas être construits par l'assemblage d'éléments existants dans ces bibliothèques ou qui ne sont pas adaptés aux problèmes à résoudre. D'où l'intérêt des langages tel que le VHDL-AMS, le C/C++, qui permettent de développer les objets répondant aux exigences de chaque utilisateur et souvent fonctions des applications, mais aussi, des phénomènes physiques que l'on souhaite prendre en compte. A cette fin, Simplorer dispose d'un éditeur de modèles en mode texte qui permet de définir les composants.
Ainsi, au vu des nombreuses attentes de l'électronique, la norme VHDL-AMS cherche toujours à s'adapter aux normes en vigueur. On peut citer l'IEEE–DASC (IEEE-Design Automation Standards Committee) qui a créé la norme IEEE 1076.1-1999, étendue au nom VHDL-AMS (VHDL-Analog & Mixed Signal) et qui a été réactualisée et complétée par le standard : IEEE Std 1076.1™ -2007[Ics07].
VHDL-AMS inclut toutes les propriétés du VHDL standard avec en plus la capacité de décrire les systèmes mixtes (analogiques et numériques) par le biais de modèles multidisciplinaires, hiérarchiques à temps continu et à évènement discrets, à l'aide d'équations différentielles ordinaires. Ce langage est

conçu pour le multidomaine (les terminaux de connexion sont liés à des grandeurs physiques qui respectent implicitement les lois de Kirchhoff généralisées).
VHDL-AMS permet ainsi de modéliser et de simuler un système de puissance complet. Il permet de modéliser tout système dont le comportement peut être décrit par un ensemble d'équations différentielles algébriques et /ou ordinaires qui ont le temps comme variable indépendante. Ces équations peuvent être écrites sous la forme : $F(x, dx/dt, t)=0$, où x est le vecteur d'inconnues. Ce langage présente l'avantage de proposer un langage commun indépendant des fournisseurs et de la technologie. Du point de vue technique, il permet une haute modularité facilitant les descriptions hiérarchiques. Les systèmes, qui étaient modélisés sous Matlab, VHDL et Spice peuvent aujourd'hui être modélisés sous VHDL-AMS en utilisant un seul langage, puisqu'il offre la possibilité de faire travailler simultanément un simulateur à évènement discrets et solveur d'équations différentielles.
L'utilisation de la bibliothèque VHDL-AMS est très utile pour l'intégration de modèles de l'IGBT afin de répondre aux besoins des concepteurs de circuits de l'électronique de puissance. Toutefois, aujourd'hui, très peu de travaux existent dans lesquels des modèles d'IGBT sont validés en VHDL-AMS. Quelques uns ont néanmoins vu le jour, c'est le cas dans [Hne12] où une modélisation des différentes régions semi-conductrices entourant la région de base N- des composants de puissance est proposée et validée.


Le modèle de Hefner de l'IGBT de type NPT est développé et validé en VHDL-AMS dans [Ibr09]. En effet, différents composants dont le transistor IGBT sont modélisés classiquement avec une approche à constantes localisées, représentables par un schéma électrique équivalent. Ce travail était dédié à la contribution à une bibliothèque de modèles en VHDL-AMS pour la conception de convertisseur de puissance.

Dans le cadre de cette thèse, nous mettons en œuvre un modèle électrothermique multicellulaire de puce IGBT avec son packaging, développé en VHDL-AMS sous Simplorer version 11. Notre choix a été guidé par l'environnement offert par cet outil qui permet de traiter de façon homogène et simultanée nos deux aspects (électrique et thermique) en respectant la philosophie de la modélisation électrothermique directe. De plus, le langage de modélisation VHDL-AMS est un outil très efficace, car il permet de concevoir nos propres modèles de composant et de ne pas recourir nécessairement à la bibliothèque des objets VHDL-AMS disponibles dans ANSYS Simplorer qui ne correspond pas forcément aux attentes.

III. Composante thermique

Les modules électroniques de puissance possèdent une structure complexe. Ils sont ordinairement constitués d'un empilement multicouche de différents matériaux. La partie supérieure est constituée de la puce semi-conductrice dont l'épaisseur est de l'ordre de la centaine de micromètre, généralement en silicium, en carbure de silicium ou nitrure de galium, recouverte par deux métallisations. L'une sur la face arrière pour le report de la puce sur le substrat céramique métallisé et l'autre, de quelques micromètres d'épaisseur, sur la face supérieure où sont réalisées les connexions électriques (fils de bonding, ruban, solder bumps, …). Cette partie constitue la partie active du module. Des connexions électriques (fils de bonding en aluminium, de diamètre allant de 200 à 500 µm) assurent le transport du courant vers la puce. Ces puces sont montées sur un substrat isolé, composé d'une céramique isolante (généralement en alumine Al_2O_3 ou en nitrure d'aluminium AlN), métallisée des deux côtés généralement avec du cuivre suivant un procédé de type Direct Copper Bonded (DCB), pour une bonne adhésion du cuivre sur la céramique. Cette céramique assure l'isolation électrique et l'évacuation du flux de chaleur dissipé par la puce. Le substrat DCB est généralement lui-même monté sur une semelle métallique qui sert de maintien mécanique pour fixer le module sur le refroidisseur grâce à une interface thermique. La semelle est généralement en cuivre, cependant, il existe aussi des semelles composites en

aluminium et carbure de silicium (AlSiC) associées à des céramiques en nitrure d'aluminium (AlN) pour réduire le phénomène de fatigue thermique. En effet, l'AlSiC possède une conductivité thermique satisfaisante (mais plus faible que celle du cuivre) et présente un coefficient de dilatation thermique plus proche du AlN que le cuivre [Sha03, Mou08]. La figure (III.1) illustre les différentes couches et les différents matériaux de l'assemblage standard d'un module de puissance type IGBT. Nous pouvons reconnaitre, la semelle, le DCB, le substrat céramique, la couche de silicium, les brasures, ainsi que les bonding.



	Couche	matière	Épaisseur (µm)	CTE (ppm/°C)
i	Fil de bonding	Al	300	22
h	Métallisation	Al	Quelques µm	22
g	Puce	Si	250	3
f	Brasure	SnAg	100	20
e	Substrat métallisé	Cu	280	17
d		Al_2O_3 ou AlN	1000	7 ou 4
c		Cu	280	17
b	Brasure	SnAg	180	8
a	Semelle	Cu ou AlSiC	4000	17 ou 8

Fig III.1 Structure et matériaux utilisés dans les modules IGBT [Cia02]

Dans cette partie, nous décrivons le modèle thermique de packaging d'IGBT que nous proposons et qui constitue la composante thermique du modèle électrothermique. Pour simplifier le modèle, nous optons pour un assemblage réduit à une puce unique reportée par une brasure sur un substrat, voir figure (III.2).




Fig III.2 Assemblage réduit d'une Puce IGBT

Nous décrivons aussi les différentes hypothèses et stratégies qui nous ont permis de mettre sur pied ce modèle thermique. Les principales étapes sont présentées, notamment, l'étape de la discrétisation en « éléments de volume » de chacune des couches de l'assemblage, celle de la détermination des expression des résistances thermiques et capacités thermiques de chaque élément de volume, les méthodes utilisées pour leur détermination ainsi que la description du processus qui a conduit à la génération des cellules RC par une discrétisation automatisée de toutes les couches considérées dans le modèle de packaging simplifié.

1. Description du modèle thermique proposé

La composante thermique envisagée est un modèle distribué de type nodal satisfaisant aux exigences des simulateurs de type circuit. Il est basé sur les méthodes de modélisation thermique ayant recours à l'analogie entre la théorie de la conduction électrique et celle de la conduction thermique. La

correspondance thermique utilisée est celle du réseau distribué de CAUER RC 3D ou T-réseau, où chaque nœud du réseau correspond à un point physique de la puce IGBT et ainsi différentes dépendances en température sont introduites dans des équations décrivant les différentes régions de l'IGBT. La figure (III.3a) illustre le schéma de CAUER à une dimension 1D et la figure (III.3b) celui à 3D. Nous nous sommes ainsi inspirés de la discrétisation et du réseau de Cauer à trois dimensions pour notre modèle thermique.




Fig III.3 Discrétisation et réseau RC, (a) unidimensionnel 1D, (b) tridimensionnel 3D [Hab07b]

Ce modèle considère un empilement multicouche de matériaux de propriétés électriques, thermiques et mécaniques différentes (conductivités thermiques, conductivités électriques, coefficients de dilatation thermique, …). Comme évoqué dans le paragraphe précédent, le modèle thermique de l'IGBT que nous proposons se résume à un assemblage de trois couches (puce de silicium, brasure, DCB,…).

2. Eléments de volume

L'idée est de subdiviser la couche de silicium (puce IGBT) et ses couches voisines (brasure et semelle) en éléments de volume, afin de développer un modèle thermique nodal distribué en volume de l'assemblage. Chaque couche du composant est alors discrétisée par des éléments de volume RC-3D de structure parallélépipédique, voir figure (III.4).

Dans notre approche, nous tenons compte de l'épanouissement du flux de chaleur dans toutes les directions de l'espace afin de nous conformer à la modélisation de type CAUER 3D. Ainsi, les échanges thermiques latéraux au sein d'une même couche, de même que le transfert vertical du flux thermique d'une couche à l'autre sont pris en compte par les différentes demi-résistances thermiques orientées suivant les trois directions de l'espace. De plus, les échanges convectifs entre le dispositif de puissance et son environnement extérieur sont pris en compte au moyen des résistances de convection.

Pour simplifier l'approche, nous avons considéré comme constantes et isotropes, les propriétés physiques des matériaux au sein d'un même élément de volume. Nous n'avons malheureusement pas eu le temps d'affiner le modèle en utilisant des propriétés dépendant de la température, l'objectif principal ayant été de démontrer la faisabilité d'un tel modèle distribué. L'hypothèse de linéarité est cependant la première à lever en perspective, moyennant un peu de temps de développement, en utilisant des lois de valeurs de résistances et capacités thermiques fonctions de la température.

L'analogie avec les modèles thermiques de type nodaux nous a conduit à discrétiser en cellules thermiques élémentaires RC-3D, chaque couche de l'empilement du module de puissance. Ces cellules comprennent six résistances thermiques ($Rth_{i,j,k,\sigma}$) et une capacité thermique (Cth_k) placée au nœud central.




Fig III.4 Empilement multicouche et maillage du composant de puissance

L'indice σ qui prend les valeurs 1 à 6 donne le numéro de la résistance et permet de la positionner dans l'espace comme indiqué en figure (III.5). Les cellules RC-3D du modèle assurent ainsi les transferts thermiques latéraux entre deux cellules successives et le passage du flux thermique d'une couche à l'autre. Ces éléments de volume de structures parallélépipédiques représentent les briques élémentaires de notre modèle, et leurs centres constituent les nœuds centraux du réseau RC.




Fig III.5 Représentation des éléments de volume RC (Δx Δy Δz)

Les échanges thermiques tridimensionnels imposent de réaliser des connexions dans les trois directions de l'espace entre les différents nœuds des cellules RC. On définit ainsi trois paramètres n_x, n_y et n_z correspondant au nombre de cellules de chaque couche constituant le packaging. Le paramètre n_z rend également compte du nombre de couches considérées dans le modèle. Ces différents paramètres ont été définis de la façon suivante :

$$n_x = \frac{L_x}{\Delta x_{i,j,k}}, \qquad n_y = \frac{L_y}{\Delta y_{i,j,k}} \quad et \quad n_z = \frac{L_z}{\Delta z_{i,j,k}} \qquad \text{E.III. 1}$$

Où $\Delta x_{i,j,k}$, $\Delta y_{i,j,k}$ et $\Delta z_{i,j,k}$ représentent les dimensions de chaque cellule suivant chaque direction alors que L_x, L_y, et L_z constituent respectivement la longueur, la largeur et l'épaisseur de chaque couche.




Fig III. 6 Illustration de la discrétisation du modèle

Les indices i et j déterminent la position spatiale de la cellule au sein de la couche tandis que l'indice k détermine la couche de l'empilement. Chaque cellule est à une température donnée $T_{i,j,k}$, qui est affectée au nœud central de la cellule, comme le montre figure (III.6).

3. Expressions des résistances et capacités thermiques

Dans notre modèle, pour une couche donnée et pour chaque cellule élémentaire, nous avons deux types de résistances thermiques :

- Les résistances thermiques latérales, qui modélisent les échanges thermiques latéraux, entre deux cellules élémentaires successives de la même couche, voir figure (III.7).




Fig III.7 Illustration du maillage du modèle

- Les résistances thermiques verticales, qui traduisent les transferts thermiques verticaux entre deux cellules successives qui, suivant le degré de discrétisation vertical, peuvent être de la même couche ou de deux couches différentes.

Le flux thermique en régime permanent entre deux cellules élémentaires successives est donné par :

$$q(t)_{i,j,k\rightarrow i+1,j,k} = \frac{T(t)_{i+1,j,k} - T(t)_{i,j,k}}{Rth_{i,j,k\rightarrow i+1,j,k}} + Cth_{i,j,k}.\frac{T(t)_{i,j,k} - T(t-dt)_{i,j,k}}{dt}, \qquad [W] \qquad \text{E.III. 2}$$

Où $T_{i,\,j,\,k}$ et $T_{i+1,\,j,\,k}$ sont respectivement les températures affectées au nœud central de chaque cellule considérée (i, j , k) et (i+1, j, k). $Rth_{i\,j\,k\rightarrow i+1,\,j,\,k}$ est la résistance thermique équivalente entre deux nœuds centraux issus de deux cellules successives pour σ donné. Cette résistance, correspondant à la somme de deux demi-résistances consécutives issues de cellules successives suivant la direction indiquée, est définie par :

$$Rth_{i,j,k\rightarrow i+1,j,k} = \frac{\left(\frac{\Delta x_{i,j,k}}{2\lambda_{i,j,k}}\right) + \left(\frac{\Delta x_{i+1,j,k}}{2\lambda_{i+1,j,k}}\right)}{\Delta y_{i+1,j,k}.\Delta z_{i+1,j,k}}, \qquad [K.W^{-1}] \qquad \text{E.III. 3}$$

Avec $\lambda_{i,j,k}$ la conductivité thermique définie en fonction de la température comme suit :

$$\lambda(T)_{i,j,k} = \left(\frac{1}{a + bT + cT^2}\right), \qquad [W.cm^{-1}.K^{-1}] \qquad \text{E.III. 4}$$

Où les valeurs des coefficients a, b, et c sont :
a = 0.03 cm. K. W^{-1}, b = 1. 56 × 10^{-3} cm. W^{-1}, c = 1.65 ×10^{-6} cm. K^{-1}. W^{-1}
La capacité thermique $Cth_{i,\,j,\,k}$ affectée au nœud central de chaque cellule a été définie en transitoire comme suit :

$$Cth_{i,j,k} = \rho.C_{\rho}.\Delta x_{i,j,k}.\Delta z_{i,j,k}, \qquad [W.s.K^{-1}] \qquad \text{E.III. 5}$$

Où ρ est la masse volumique du matériau considéré. Avec Cp la chaleur massique en fonction de la température définie comme suit :

$$C(T)_p = a + bT + cT^2 + \frac{d}{T^2}, \qquad [J.cm^{-3}.K^{-1}] \qquad \text{E.III. 6}$$

Les valeurs des coefficients a, b, c et d sont:
a = 1.97 J. cm^{-3}. K^{-1}, b = 3.6 × 10^{-4} J. cm^{-3}. K^{-2}, c = 0.0 J. cm^{-3}. K^{-3}, d = -3.7 × 10^{4} J. K. cm^{-3}
Afin de prendre en compte les conditions aux limites (échanges convectifs), une résistance de convection ($Rconv_{i,\,j,\,k}$) est placée sur chaque face en contact avec le radiateur. Cette résistance a été définie par :

$$Rconv_{i,j,k} = \frac{1}{h.\Delta y_{i,j,k}.\Delta z_{i,j,k}}, \qquad [K.W^{-1}] \qquad \text{E.III. 7}$$

Où h est le coefficient de convection forcée considéré en [W. m^{-2}. K^{-1}].
Il est à noter que les conditions aux limites sont définies de manière à ce que, hormis la surface inférieure du substrat (semelle) qui est sujette aux échanges convectifs forcés, toutes les autres surfaces sont supposées adiabatiques et modélisée par des résistances thermiques infinies.

4. Génération du modèle thermique

La composante thermique nécessite le maillage de chaque couche de matériaux constituant l'assemblage de la puce IGBT en multiple éléments de volume. Le module de puissance, assimilé à un empilement de trois couches, a été discrétisé en cellules RC-3D en langage VHDL-AMS sous Simplorer dans sa version 11. Ces outils nous ont permis de créer nos propres modèles de composants et surtout d'atteindre

un niveau de maillage acceptable pour les besoins des simulations. Le développement d'un code de traitement automatique était incontournable afin de générer les fichiers codés en langage VHDL-AMS étant donné le nombre très important de résistances et capacités thermiques ainsi que tous les autres paramètres impliqués dans la modélisation thermique. Pour notre part, nous avons réalisé le code de génération automatique à l'aide de Matlab. Toutefois, nous avons été limités par les temps de calcul lors de simulations sous Simplorer en nombre de couche et en niveaux de maillage de chaque couche. En effet, les temps d'exécution sous Simplorer sont d'autant plus longs que le nombre de couche et niveaux de maillage sont importants. Il a fallu donc trouver un compromis entre le temps d'exécution du logiciel, le nombre de couche et niveaux de maillage de chacune des couches de l'assemblage.
Le modèle RC-3D comprend au final, une couche de silicium correspondant à la puce Si et une couche de brasure en (SnAg) de même dimensions que la puce. La troisième couche est celle de substrat en Cuivre (Cu) de dimensions plus importante comme indiqué dans le tableau (III.1). Ainsi pour un niveau de discrétisation de type (4 × 4), la puce Si et la brasure SnAg presentent le même nombre d'éléments de volume de 250 µm × 250 µm × 25 µm (soit 16 éléments de volume et 25 nœuds chacune). Alors que le substrat présente en l'occurrence 64 éléments de volume de 250 µm × 250 µm × 25 µm soit 65 nœuds. Le modèle RC-3D avec un maillage de 4 × 4 présente au total 96 éléments de volume et 115 nœuds.

5. Validation du modèle thermique

Afin de valider la composante thermique, nous avons comparé les résultats issus de ce modèle à ceux provenant du modèle éléments finis que nous avons développé sous Ansys [Ans13]. Les simulations sous ANSYS ont été réalisées exactement dans les mêmes conditions et avec les mêmes propriétés (dimensions, paramètres physiques, conditions aux limites, …) que celles du modèle RC-3D, à l'exception du niveau de maillage qui était beaucoup plus fin dans la modélisation par éléments finis (avec des briques de 200 µm × 200 µm × 100 µm, soit 17834 briques et 9189 nœuds). Le composant dans les deux cas était assimilé à un empilement de trois couches de matériaux différents dont les propriétés et les dimensions sont indiquées dans le tableau (III.1).

Couche	Matériaux	Dimensions (cm × cm × µm)	Conductivité thermique (T_0) (W. m^{-1}. K^{-1})	Chaleur spécifique (T_0) (J. kg^{-1}. K^{-1})	Densité
Puce	Silicium (Si)	1 × 1× 100	150	703	2340
Brasure	SnAg	1 × 1× 100	53	213	7280
Substrat	Cuivre (Cu)	4 × 4× 2000	400	385	8960

Tab III.1 Propriétés et dimensions des matériaux utilisés

Pour ces premières simulations, nous avons affecté sur chaque nœud central de la puce Si, une source de puissance cyclique d'amplitude 0.1 kW pendant 1 seconde (t = 1 s) avec une fréquence de 0.5 Hz et de rapport cyclique de 0.5. Les résistances de convection modélisant les conditions au limites à la surface inférieure du substrat (semelle) ont été déterminées avec un coefficient de convection estimé à h = 1000 W. m^{-2}.K^{-1}, correspondant à la convection forcée avec l'eau. La température ambiante étant fixée à 300 K.
Pour comparer les résultats des deux modèles RC-3D et ANSYS, les mêmes conditions de sollicitations et aux limites sont imposées pour le modèle éléments finis.




Fig III.8 Confrontation des résultats de simulation RC-3D et ANSYS (Puce)

Nous présentons en figure (III.8), les réponses thermiques issues des deux modèles RC-3D et Ansys sur deux points (A et B) positionnés sur la puce. Puis sur la figure (III.9) les réponses thermiques des points A, B, et C positionnés sur le substrat (semelle).




Fig III.9 Confrontation des résultats de simulation RC-3D et ANSYS (Substrat)

Malgré la différence très importante de finesse liée aux niveaux de maillage entre les deux modèles, ces différents points ont été pris à des positions spatiales identiques dans les deux modèles pour permettre une bonne confrontation des résultats.

Nous avons dans ces deux figures, en rouge les résultats issus du modèle numérique par éléments finis sous ANSYS et en bleu ceux obtenus par le modèle RC-3D.

Les premières observations des résultats révèlent que les réponses thermiques issues des deux modèles ont des formes identiques. Les valeurs de température sont légèrement différentes : on retrouve sensiblement

le même comportement pour les deux modèles (points chaud à 47.3°C pour ANSYS contre 48,2 °C pour le modèle RC-3D).
Une représentation de la cartographie de température sur la puce a été réalisée en figure (III.10). Cette répartition de la température à la surface de la puce confirme les premières observations. En effet, à t = 1 seconde, la température la plus élevée est notée à 48°C dans le modèle RC-3D alors qu'elle est relevée à 47°C sous ANSYS. De même la température la plus basse est de 43°C dans le modèle RC-3D tandis qu'elle est de 42°C sous ANSYS.




Fig III.10 Distribution de température du modèle thermique ANSY (à gauche) et RC-3D (à droite)

Toutes ces observations montrent que les réponses thermiques issues de ces deux modèles sont dans l'ensemble très comparables. Les écarts observés de température proviennent de la très grande différence de finesse entre ces deux modèles résultant de la différence de maillage.

Ce dernier point a été confirmé par la confrontation réalisée entre les résultats issus de deux modèles RC-3D de niveaux de maillage différents. En effet, nous avons mis en place un modèle RC-3D avec un niveau de discrétisation (10 × 10) plus fins que le précédent modèle RC-3D (4 × 4).
Dans ce modèle, la puce et la brasure présentent chacune 100 éléments de volume de mêmes dimensions. Le substrat présente toujours un nombre plus élevé d'éléments de volume (196 éléments de volume). Soit un total de 396 éléments de volume dans le modèle RC-3D (10 × 10) lorsque le modèle RC-3D (4 × 4) présente un total de 96 éléments de volume.
Le modèle RC-3D (10 × 10) présente toutefois l'inconvénient d'être plus lourds en termes de temps de calcul comparé au modèle RC-3D (4 ×4).
Les résultats de simulation issus des deux modèles (RC-3D 4 × 4 et 10 × 10) ont été comparés et présentés en figure (III.11). L'analyse des résultats révèle qu'ils sont quasi identiques. Cependant, comme nous venons de l'évoquer précédemment, le modèle RC-3D (10 × 10) requiert un temps de calcul plus important que celui du modèle RC-3D (4 × 4) et ce, pour des résultats quasi identiques. Pour cette raison, nous avons opté pour le modèle RC-3D (4 × 4) qui nécessite un temps de calcul raisonnable, et ce d'autant plus que ce temps de calcul devient beaucoup plus important lors du couplage avec la partie électrique du modèle électrothermique qui est présentée plus loin.

Ce modèle thermique a ainsi été validé par comparaison à un modèle numérique par éléments finis sous ANSYS.




Fig III.11 Comparaison entre le réseau 4×4-RC-3D et le réseau 10×10-RC-3D

Dans ce qui suit, nous présentons la partie électrique qui sera directement couplée au modèle thermique pour obtenir le modèle électrothermique de puce IGBT.

IV. Composante électrique

Il convient de présenter l'aspect électrique local au niveau des "macro-cellules" de l'IGBT discrétisé donnant la puissance dissipée en fonction de la température. Il s'agit donc de mettre en œuvre un modèle électrique de l'IGBT à structure verticale dont les paramètres sont influencés par la température. Pour cela, nous nous sommes appuyés sur le modèle analytique d'Hefner de l'IGBT [Hef88]. Ce modèle est l'un des modèles de l'IGBT le plus utilisé. De plus, aujourd'hui, un modèle analytique de l'IGBT de type homogène à canal N développé par Hefner a l'avantage d'être déjà validé en VHDL-AMS dans [Ibra09], aussi bien en statique qu'en transitoire. Nos travaux de modélisation électrique vont donc s'appuyer sur les travaux réalisés dans [Ibra09] afin de pouvoir mettre en place dans un premier temps un modèle physique de l'IGBT de Hefner de type macrocellulaire. En effet, l'IGBT étant un composant de type multicellulaire, nous envisageons de mettre en place un modèle de cellules élémentaires ou un modèle équivalent de macrocellules de l'IGBT qui regroupe plusieurs cellules élémentaires IGBT afin d'obtenir une entité macrocellulaire de type IGBT. Cette entité sera répliquée dans le but de construire un réseau de macro-cellules IGBT et représentant la discrétisation électrique de la puce IGBT. La métallisation qui relie physiquement les cellules de la puce sera représentée par un réseau de résistances qui relient entre elles les macro-cellules d'IGBT.

Ci-après, nous décrirons brièvement le modèle analytique de l'IGBT de Hefner qui va être le modèle de base de notre entité macrocellulaire. Nous présenterons les modifications que nous y avons apportées pour la prise en compte de l'effet de retournement en incluant le transistor parasite qui en est responsable. Pour des raisons de simplification, nous avons opté pour un modèle de transistor bipolaire NPN de Ebers et Moll [Mar04] que nous décrirons succinctement.

Par ailleurs, le modèle physique de l'IGBT de Hefner validé en VHDL-AMS dans [Ibra09] représente le composant dans son ensemble. Dans cette partie, nous montrons également comment nous ramenons ce modèle à celui représentant une fraction de composant, la macro-cellule, en prenant en compte tous les paramètres physiques du modèle de Hefner qui sont fonctions des paramètres géométriques du composant. Après avoir défini notre entité d'IGBT macrocellulaire, nous présenterons le modèle électrothermique distribué de l'IGBT

1. Description du modèle électrique d'Hefner du transistor IGBT

Nous rappelons dans cette partie le modèle de l'IGBT de Hefner développé en tenant compte des travaux originaux de Hefner [Hef88, Hef91a, Hef91b, Hef93, Hef94b, Hef94a] destiné à l'IGBT NPT. Ce modèle a été construit autour des approximations implicites ou explicites des équations des semi-conducteurs.

Le modèle développé est basé sur le schéma équivalent formé par le transistor MOSFET et le transistor bipolaire PNP, voir figure (III.12). Il prend en compte les différents phénomènes gouvernant le fonctionnement électrique de l'IGBT, le phénomène d'avalanche ainsi que le courant de génération thermique, voir figure (III.12).




Fig III.12 Schéma équivalent sur lequel est basé le modèle de Hefner (à gauche). Circuit équivalent du modèle de l'IGBT au sein d'une demi-cellule (à droite) [Hef88, Hef91a, Hef91b, Hef93, Hef94a, Hef94b]

Pour plus de détails sur ce modèle, le lecteur peut se référer à l'Annexe 2, dans laquelle le modèle physique de l'IGBT de Hefner a été entièrement décrit. Toutefois, dans cette partie, nous décrivons brievement les expressions de courant en statique et celles des capacités en dynamique dans le modèle de l'IGBT de Hefner.

Le modèle physique de l'IGBT de Hefner en statique, est un modèle simplifié qui décrit le comportement électrique de l'IGBT. La partie statique est construite autour des modèles de transistor PNP et MOSFET sous la forme de sources de courants Ibss et Icss du coté PNP ainsi que I_{MOS} du coté MOSFET, comme illustré en figure (III.12).

1.1. Le transistor bipolaire PNP de l'IGBT

La détermination des expressions de courants statiques de l'IGBT passe par la description du transistor bipolaire PNP de structure de l'IGBT NPT, voir figure (III.13). La base très large de ce transistor implique un gain très faible de l'ordre de l'unité et son faible dopage (environ 10^{14} cm^{-3}) entraîne un nombre de porteurs minoritaires (trous) injectés dans la base très supérieur au niveau de dopage (conditions de forte injection). Ainsi, les approximations habituellement faites pour élaborer les équations de transport dans les transistors bipolaires classiques ne sont plus justifiées dans le cas de l'IGBT. La figure (III.12) montre que le courant de la base (électrons) et celui du collecteur (trous) sont de même direction le long de la base (couche épitaxie N-). Cela implique que les équations de transport dans le transistor PNP peuvent être décrites en utilisant les équations de transport ambipolaire unidimensionnelles (1D).




Fig III.13 Schéma définissant les différentes Jonctions du transistor PNP et le système de coordonnées utilisées pour l'élaboration du modèle de transistor bipolaire de l'IGBT [Hef91]

La concentration "P_0" utilisée comme une variable pour l'élaboration du modèle a été définie par :

$$P_0 = \frac{Q}{qAL_a tanh\left(\frac{W}{2L_a}\right)} \ [cm^{-3}] \ avec \ L_a = \sqrt{D_c \tau_{HL}}, \qquad [cm] \qquad \text{E.III. 8}$$

Où A est la surface active du composant, L_a est la longueur de diffusion ambipolaire et D_c le coefficient de diffusion porteurs-porteurs. μ_{nc} et μ_{pc} sont respectivement les mobilités des électrons et trous dans la base (cf. Annexe 2)

La source de courant I_{css} représentant le courant de collecteur est définie dans [Hef94a, Hef94b] par :

$$I_{\text{css}} = \left(\frac{1}{1+\text{b}}\right) I_{\text{A}} + \left(\frac{\text{b}}{1+\text{b}}\right) \frac{4D_{\text{p}}}{\text{W}^2} Q, \qquad [A] \qquad \text{E.III. 9}$$

Avec Q la charge des porteurs minoritaires stockés dans la base, I_A le courant d'émetteur (courant de collecteur de l'IGBT), D_p le coefficient de diffusion de trous et W la largeur de la base (cf Annexe 2).

La source I_{bss} correspondant au courant de la base à l'état statique a été définie dans [Hef94a, Hef94b] par :

$$I_{bss} = \frac{Q}{\tau_{HL}} + \frac{Q^2}{{Q_B}^2} \cdot \frac{4{N_{scl}}^2}{{n_i}^2} \cdot I_{sne}, \quad [A] \qquad \text{E.III. 10}$$

Avec τ_{HL} la durée de vie des porteurs minoritaires dans la base en forte injection, n_i est la concentration intrinsèque de porteurs de charge, Q_B la charge des porteurs résiduels dans la base et I_{sne} le courant de la saturation de la jonction émetteur-base (cf. Annexe 2).

1.2. Le modèle de transistor MOS de l'IGBT

Le courant du MOSFET de l'IGBT (I_{MOS}) est une variante proposée par Hefner de la modélisation classique du courant dans le canal d'un MOSFET [Hef94]. Ce courant est donné par :

$$I_{MOS} = \begin{cases} 0, & pour \quad V_{gs} < V_T \\ k_{plin} \dfrac{(V_{gs} - V_T)V_{gs} - \dfrac{K_{plin}{V_{ds}}^2}{2K_{psat}}}{1 + \theta(V_{gs} - V_T)}, & pour \quad V_{ds} \le (V_{gs} - V_T)\dfrac{K_{plin}}{K_{psat}} \\ K_{psat} \dfrac{(V_{gs} - V_T)^2}{2(1 + \theta(V_{gs} - V_T))}, & pour \quad V_{ds} > (V_{gs} - V_T)\dfrac{K_{psat}}{K_{plin}} \end{cases} \quad [A] \qquad \text{E.III. 11}$$

La quantité $(1+ \theta(V_{gs} - V_T))$ permet de tenir compte de la réduction de la mobilité des électrons dans le canal due au champ électrique transversal lorsque la tension de grille augmente, avec θ un facteur de correction, V_T la tension de seuil du MOSFET, V_{gs} la tension grille-source, K_{plin} et K_{psat} sont respectivement les transconductances du MOSFET en zone résistive et zone de pincement ou saturation (cf. Annexe 2).

1.3. Modèle capacitif de l'IGBT

La figure (III.14) représente le schéma électrique équivalent de l'IGBT dans lequel sont illustrées toutes les capacités de structure du composant.

Ainsi, la capacité grille-source C_{gs} dans le MOS est la somme des capacités oxyde-métallisation C_m et celle de l'épaisseur de l'oxyde au-dessus de la source C_{oxs} [Mit91, Hef93]. La capacité C_{dsj} entre drain et source correspondant à la jonction drain-source est donnée dans [Mit91, Hef93] par :

$$C_{dsj} = \frac{(A - A_{gd})\varepsilon_{Si}}{W_{dsj}}, \quad [F] \qquad \text{E.III. 12}$$

Où A_{gd} est la surface équivalente de l'espace du MOSFET, ε_{Si} la permittivité du silicium, W_{dsj} la longueur de la zone de désertion drain-source équivalente à celle de la zone de désertion base-collecteur W_{bcj} (cf. Annexe 2)

La capacité grille-drain C_{gd} est donnée dans [Hef93] par :

$$C_{gd} = \begin{cases} C_{ox}, & pour \quad V_{ds} \le V_{gs} - V_{td} \\ \dfrac{C_{ox} \cdot C_{gdj}}{C_{ox} + C_{gdj}}, & pour \ V_{ds} > V_{gs} - V_{td}, \end{cases} \quad [F] \qquad \text{E.III. 13}$$

Où V_{td} et V_{ds} sont respectivement les tensions de seuil de la zone de désertion grille-drain et drain-source. Les expressions des capacités de déplétion grille-drain C_{gdj}, de redistribution collecteur-émetteur C_{cer} et de déplétion base-collecteur C_{bcj} sont données par :

$$C_{\mathrm{gdj}} = \frac{A_{\mathrm{gdj}}\,\varepsilon_{\mathrm{Si}}}{W_{\mathrm{gdj}}}, \qquad C_{\mathrm{cer}} = \frac{\mathrm{Q}C_{\mathrm{bcj}}}{3Q_{\mathrm{B}}}\ avec\ C_{\mathrm{bcj}} = \frac{\mathrm{A}\varepsilon_{\mathrm{Si}}}{W_{\mathrm{bcj}}}, \qquad [F] \qquad \text{E.III. 14}$$

Où W_{gdj} est la longueur de la zone de désertion grille-drain (cf. Annexe 2), la capacité émetteur-base est égale à la somme de la capacité de diffusion de la jonction émetteur-base C_{ebd} et de la capacité de désertion C_{ebj}. Et Q_B est la charge de porteurs résiduels dans la base (cf. Annexe 2).
Les différents courants capacitifs du modèle dynamique de l'IGBT sont illustrés sur le schéma équivalent du circuit électrique, voir figure (III.14).




Fig III.14 Circuit équivalent détaillé d'une cellule IGBT de type N [Mit91]

L'élément en parallèle avec la source de courant I_{bss} n'est pas une vraie capacité. Cet élément représente l'évacuation de la charge Q du transistor et permet d'écrire le courant transitoire traversant la jonction base-émetteur ainsi que les autres courants capacitifs comme suit :

$$I_{\mathrm{ceb}} = \frac{\mathrm{dQ}}{\mathrm{dt}}, \qquad I_{\mathrm{ccer}} = C_{\mathrm{cce}}\ \frac{\mathrm{d}V_{\mathrm{ec}}}{\mathrm{dt}}\ \ et\ \ I_{\mathrm{cds}} = C_{\mathrm{dsj}}\ \frac{\mathrm{d}V_{\mathrm{ds}}}{\mathrm{dt}}, \qquad [A] \qquad \text{E.III. 15}$$

Où I_{ceb} le courant capcitif émetteur-base, I_{ccer} courant de redistribution émetteur-collecteur, et I_{cds} le courant capacitif drain-source. De même que les courants capacitifs grille-source I_{cgs} et grille-drain I_{cdg} sont donnés par :

$$I_{\mathrm{cgs}} = C_{\mathrm{gs}}\ \frac{\mathrm{d}V_{\mathrm{gs}}}{\mathrm{dt}}\ \ et\ \ I_{\mathrm{cdg}} = C_{\mathrm{gd}}\ \frac{\mathrm{d}V_{\mathrm{dg}}}{\mathrm{dt}}, \qquad [A] \qquad \text{E.III. 16}$$

1.4. Phénomènes d'Avalanche et secondaires

Ce modèle tient compte également de plusieurs autres phénomènes tels que le phénomène d'avalanche ainsi que le courant de génération thermique dans la zone de désertion base-collecteur. Les expressions du courant de génération thermique I_{gen} et du courant de multiplication d'Avalanche I_{mult} sont données par :

$$I_{gen} = \frac{qAn_i}{\tau_{HL}} W_{bcj}, \qquad I_{mult} = (M-1)(I_A + I_{MOS}) + M.I_{gen} \ [A] \qquad \text{E.III. 17}$$

Où M est le facteur de multiplication dans le cas d'une structure homogène donné par :

$$M = \frac{1}{1 - \left(\frac{V_{cb}}{BV_{cbo}}\right)^{BVn}}, \ avec \ BV_{cbo} = BV_f * 1.69\,10^{18}\,(N_B + N_{sat})^{-0.75}, \ [V] \qquad \text{E.III. 18}$$

Avec BV_{cbo} la tension de claquage de la jonction base-collecteur dans le silicium pour la structure homogène. BV_n est un facteur qui dépend essentiellement du semi-conducteur et du type de dopage et BV_f est un facteur de correction qui dépend de la tension de claquage et du type de dopage.

Le modèle de l'IGBT prend en compte des phénomènes secondaires tels que la réduction de la mobilité à forte concentration de porteurs libres ainsi que la prise en compte de la vitesse de saturation des porteurs traversant la jonction base-collecteur. Ces effets secondaires ainsi que le phénomène de multiplication dans la base ne modifient pas qualitativement, mais quantitativement, le fonctionnement de l'IGBT [Hef90b]. La résolution explicite de ces phénomènes secondaires n'est pas simple compte tenu du couplage entre les différents phénomènes physiques. La mise en équation est donc comportementale [Hef94a, Hef94b]. Pour la description de ces phénomènes secondaires, on peut se référer à l'Annexe 2.

Après avoir décrit le modèle physique de l'IGBT NPT à canal N développé par Hefner sur lequel a été inspiré notre modèle électrique, il convient de présenter comment ces différents paramètres physiques sont influencés par la température. Dans ce qui va suivre, nous paramétrons ces grandeurs physiques liées à la physique des semi-conducteurs par la température en se basant sur les travaux de Hefner.

2. Paramètres du modèle d'Hefner dépendant de la température

Pour rendre compte de l'influence de la température sur les propriétés physiques et électriques de composant IGBT, les grandeurs du modèle électrique d'Hefner resumées dans le tableau (III.2), ont été paramétrées en fonction de la température avec T_0 la température de reference et Tj une temperature considérée à un temps donné (cf. Annexe 3).

Paramètres physiques	Température de reference (T_0=300K)	Température Tj donnée
Durée de vie des porteurs (τ_{HL}) dans la base [s]	$\tau_{HL0} = 2.0 \times 10^{-6}$ s $\tau_{HL1} = 1.5$	$\tau_{HL}(T_j) = \tau_{HL0}.\left(\frac{T_j}{T_0}\right)^{-\tau_{HL1}}$
Tension de seuil (V_t) du MOSFET [V]	$V_{t0} \approx 6$ V $V_{t1} = -9.0 \times 10^{-3}$ V . K^{-1}	$V_t(T_j) = V_{t0} + V_{t1}(T_j - T_0)$
Transconductances K_{psat} et K_{plin} utilisées dans les expressions du courant de MOSFET [A.V^{-2}]	K_{plin0}=23.32 A. V^{-2} K_{psat0} = 8.71 A . V^{-2}) K_{plin1} = 1.0286 A . V^{-2} K_{psat1} = 2. 1032 A . V^{-2})	$K_{plin}(T_j) = K_{plin0}.\left(\frac{T_0}{T_j}\right)^{K_{plin1}}$ $K_{psat}(T_j) = K_{psat0}.\left(\frac{T_j}{T_0}\right)^{K_{psat1}}$
Courant de saturation de la jonction émetteur-base [A]	$I_{sne0} = 6.0 \times 10^{-14}$ A $I_{sne1} = 0.5$ A	$I_{sne}(T_j) = \frac{I_{sne0}.(T_j/T_0)^{I_{sne1}}}{\exp[\frac{E_g}{k}.(\frac{1}{T_j} - \frac{1}{T_0})]}$
Concentration intrinsèque en porteurs libres dans le silicium [cm^{-3}]	$n_{i0} = 3.88 \times 10^{16}$ cm^{-3}	$n_i(T_j) = \frac{n_{i0}.T_j^{1.5}}{\exp(\frac{7000}{T_j})}$
Mobilités des électrons et des trous [cm^2.V^{-1}. s^{-1}]	$\mu_{n0} = 1500$ cm^2 V^{-1} . s^{-1}	$\mu_n(T_j) = \mu_{n0}.(T_0/T_j)^{2.5}$ $\mu_p(T_j) = \mu_{p0}.(T_0/T_j)^{2.5}$
Coefficients de diffusion des électrons et des trous [cm^2.s^{-1}]	$\mu_{p0} = 450$ cm^2.V^{-1}.s^{-1}	$D_n(T_j) = \mu_{n0}(kT_j/q)$ $D_p(T_j) = \mu_{p0}(kT_j/q)$
Vitesses de saturation des électrons et des trous :[cm.s^{-1}]	$v_{nsat0} = 10^7$ cm.s^{-1} v_{psat0}= 3.87 $\times 10^6$ cm . s^{-1}	$v_{nsat}(T_j) = v_{nsat0}.(T_0/T_j)^{0.87}$ $v_{psat}(T_j) = v_{psat0}.(T_0/T_j)^{0.52}$
Expressions empiriques de la réduction de mobilité [cm^{-1}.V^{-1}.s^{-1}]	$\alpha 10 = 1.04 \times 10^{21}$ cm^{-1} . V^{-1}.s^{-1} $\alpha 20$= 7.45 $\times 10^{13}$ cm^{-2}	$\alpha 1(T_j) = \alpha 10.(T_j/T_0)^{1.5}$ $\alpha 2(\boldsymbol{T}_j) = \alpha 20.(T_j/T_0)^2$

Tab III.2 Paramètres physiques dépendants de la température

3. Dissipation de puissance instantanée

La puissance instantanée dissipée dans chaque macro-cellule est déterminée en utilisant les composantes internes du courant, car une partie de l'énergie fournie aux bornes électriques de chaque macro-cellule est dissipée en chaleur et le reste est stocké dans les capacités internes. Les éléments du courant dans l'IGBT qui sont responsables de la puissance dissipée instantanée sont décrits en figure (III.15). L'énergie fournie aux éléments capacitifs est stockée dans les condensateurs jusqu'à ce qu'elle soit retournée au circuit externe ou transférée à d'autres éléments internes. En revanche, l'énergie fournie à la capacité de redistribution collecteur-émetteur « C_{cer} », voir figure (III.15) est dissipée immédiatement en chaleur [Hef92]. La puissance totale dissipée est donnée par [Hef94b]:

$$P_t = P_{ic} + P_{imult} + P_{ib} + P_{imos} + P_{irb}, \quad [W] \qquad \text{E.III. 19}$$

Où chacune des composantes de la puissance indiquée en figure (III.15) est calculée en termes de tension et de courant des nœuds comme suit :

$$P_{ic} = (I_{css} + I_{ccer}).V_{ec}, \quad P_{imult} = I_{imult} \cdot V_{ds},$$
$$P_{ib} = I_{bss} \cdot V_{eb}, \quad P_{imos} = I_{mos} \cdot V_{d}, \quad P_{irb} = I_{A} \cdot V_{A} \qquad \text{E.III. 20}$$




Fig III. 15 Schéma équivalent modèle de l'IGBT de Hefner et composante de puissance dissipée dans chaque cellule [Hef94b]

4. Prise en compte du phénomène latch-up dans le modèle d'Hefner

Le modèle électrique proposé par Hefner que nous venons de décrire ne traite ni du phénomène de latch-up, ni des phénomènes de claquage [Elm96]. Le transistor bipolaire NPN de structure, bien que parasite n'est pas pris en compte, de même que la résistance de shunt R_{sh} de la zone de drift ou (p-body). Ce modèle de l'IGBT ne peut donc prévoir une éventuelle destruction du composant suite à une surtension ou à un courant élevé.

Pour prendre en compte le phénomène du latch-up résultant de la mise en conduction du transistor parasite NPN comme montré sur la figure (III.16), le modèle d'Hefner a été modifié en introduisant une source supplémentaire de courant (I_{latch}).

Cette source (I_{latch}) est tirée du modèle de transistor bipolaire NPN d'Ebers-Moll en fonctionnement normal. Il est important de noter que l'on modélise le latch-up dynamique comme une source de courant à seuil pilotée par la chute de tension ($V_{lat} = R_{sh} \times I_p$) aux bornes de la résistance de shunt R_{sh}. En effet, la source de courant (I_{latch}) ne peut exister que si la chute de tension V_{lat} qui dépend de la température, dépasse un certain seuil (environ 0.6 V) .




Fig III.16 Transistor bipolaire NPN parasite [Bal96, Mou13]

4.1. Modèle du transistor bipolaire d'Ebers-Moll.

Pour décrire un transistor bipolaire, plusieurs niveaux de modélisation sont possibles. Pour des raisons de simplification nous avons choisi de nous appuyer sur le modèle du transistor bipolaire de Ebers-Moll [Mar04], représenté en figure (III.17), donnant les conventions de signes pour les courants.




Fig III.17 Modèle complet de transistor bipolaire NPN de Ebers et Moll [Mar04]

En régime de fonctionnement normal direct, la jonction base-émetteur est polarisée en direct et la jonction base-collecteur en inverse. L'effet transistor est alors décrit par deux équations :

- La première relie le courant d'émetteur en régime normal I_{En} à la tension appliquée V_{BE} entre la base et l'émetteur

$$I_{\mathrm{En}} = \quad I_{\mathrm{ES}}\left(e^{\frac{V_{\mathrm{BE}}}{U_{\mathrm{T}}}} - 1\right), \ [\mathrm{A}] \ avec \quad U_{\mathrm{T}} = \frac{kT}{\mathrm{q}}, \quad [\mathrm{V}] \qquad \text{E.III. 21}$$

Avec I_{ES} le courant de saturation de la jonction base-émetteur.

- La seconde équation exprime le courant collecteur en régime normal I_{Cn} comme une fraction du courant d'émetteur

$$I_{\mathrm{Cn}} = \alpha_{\mathrm{N}} I_{\mathrm{ES}} (e^{\frac{V_{\mathrm{BE}}}{U_{\mathrm{T}}}} - 1), \quad [\mathrm{A}] \qquad \text{E.III. 22}$$

Le paramètre α_N, légèrement inférieur à 1, est défini comme le gain en courant du montage base commune en régime de fonctionnement normal.
De façon symétrique le régime inverse donne :

$$I_{\mathrm{Ci}} = I_{\mathrm{CS}} \left(e^{\frac{V_{\mathrm{BC}}}{U_{\mathrm{T}}}} - 1 \right) \quad et \quad I_{\mathrm{Ei}} = \alpha_{\mathrm{I}} I_{\mathrm{CS}} \left(e^{\frac{V_{\mathrm{BC}}}{U_{\mathrm{T}}}} - 1 \right), \quad [\mathrm{A}] \qquad \text{E.III. 23}$$

Où I_{CS} est le courant de saturation de la jonction base-collecteur et le paramètre α_I, très inférieur à 1, est défini comme le gain en courant du montage base commune en régime de fonctionnement inverse.
Le fonctionnement correspondant aux deux jonctions polarisées simultanément dans le même sens est pris en compte par le régime saturé pour les polarisations directes et le régime bloqué pour les polarisations inverses. Dans ces configurations, chacun des courants émetteur et collecteur est alors considéré comme la somme des deux composantes précédemment définies, avec la convention de signe voir figure (III.17) :

$$I_{\mathrm{E}} = I_{\mathrm{ES}} \left(e^{\frac{V_{\mathrm{BE}}}{U_{\mathrm{T}}}} - 1 \right) - \alpha_{\mathrm{I}} I_{\mathrm{CS}} (e^{\frac{V_{\mathrm{BC}}}{U_{\mathrm{T}}}} - 1), \quad [\mathrm{A}] \qquad \text{E.III. 24}$$

Et

$$I_{\mathrm{C}} = I_{\mathrm{CS}} \left(e^{\frac{V_{\mathrm{BC}}}{U_{\mathrm{T}}}} - 1 \right) - \alpha_{\mathrm{N}} I_{\mathrm{ES}} (e^{\frac{V_{\mathrm{BE}}}{U_{\mathrm{T}}}} - 1), \quad [\mathrm{A}] \qquad \text{E.III. 25}$$

Ces deux équations sont connues sous le nom d'équations "d'Ebers-Moll".
Avec $\alpha_I \neq 1$ et $\alpha_I < 1$, paramètres optimisés lors de la conception du transistor. On obtient ainsi :

$$I_{\mathrm{NE}} = I_0 \left(e^{\frac{V_{\mathrm{BE}}}{U_{\mathrm{T}}}} - 1 \right) \quad et \quad I_{\mathrm{NC}} = \left(e^{\frac{V_{\mathrm{BC}}}{U_{\mathrm{T}}}} - 1 \right) (1 - \alpha_{\mathrm{I}}), \quad [\mathrm{A}] \qquad \text{E.III. 26}$$

Nous rappelons que dans notre approche, le modèle d'Ebers-Moll du transistor bipolaire NPN est utilisé en régime direct pour modéliser le latch-up. L'équation permettant ainsi de définir la source de courant (I_{latch}) pilotée par la tension aux bornes de la résistance de shunt est donnée par :

$$I_{\mathrm{NE}} = I_0 \left(e^{\frac{V_{\mathrm{BE}}}{U_{\mathrm{T}}}} - 1 \right), \quad [\mathrm{A}] \qquad \text{E.III. 27}$$

4.2. Inclusion du courant de latch-up

Dans notre modélisation, la source de courant (I_{latch}) introduite dans le modèle de Hefner ne tient compte que des effets du transistor bipolaire en direct voir figure (III.18).

Il faut garder à l'esprit que ce transistor est un transistor parasite, il devient fonctionnel qu'à partir du moment où une certaine valeur critique de la chute de tension aux bornes de la résistance de shunt R_{sh} dans le p-body est atteinte (environ 0.6 V) [Mou13a, Mou13b].

Nous avons exprimé la chute de tension aux bornes de la résistance de shunt R_{sh} au chapitre I par :

$$\mathrm{V_{lat}} = \mathrm{R_{sh}} . \mathrm{I_p}, \quad [\mathrm{V}] \qquad \text{E.III. 28}$$

Le déclenchement du transistor bipolaire NPN parasite ne se fera qu'au-delà d'un certain seuil de tension V_{lat} susceptible de rendre passante la jonction P/N du caisson N+ et de la région P-body.




Fig III.18 Inclusion du courant de latch-up dans le modèle de Hefner [Mou13a]

Ainsi, pour une valeur de la chute de tension V_{lat} inférieure ou égale au seuil du potentiel de diffusion de la jonction N/P (Vlat < 0.6 V), le modèle de l'IGBT de Hefner fonctionne normalement. Le courant latéral I_p est donné dans ces conditions au chapitre I par :

$$I_p = \left(\frac{\alpha_{PNP}}{1-\alpha_{PNP}}\right) I_n \,, \quad [A] \qquad \text{E.III. 29}$$

Où I_n est le courant des électrons provenant du canal du MOS et α_{PNP} est le gain du transistor bipolaire PNP

En revanche, pour une valeur de V_{lat} supérieure au seuil du potentiel de diffusion de la jonction N/P (V_{lat} > 0.6 V), le modèle de Hefner de l'IGBT prend en compte le déclenchement du transistor bipolaire parasite NPN. Une composante latérale supplémentaire du courant de trous I_{latch} issue du modèle d'Ebers-Moll telle que :

$$I_{latch} = \quad I_{ES}\left(e^{\frac{V_{BE}}{U_T}} - 1\right), \quad [A] \qquad \text{E.III. 30}$$

Ainsi notre approche permet de détecter et de simuler le début du phénomène de retournement (de latch-up) à l'aide du modèle de Hefner.

5. Modèle électrique de l'IGBT macro-cellulaire

Le modèle physique de puce IGBT d'Hefner validé en VHDL-AMS via un modèle de type composant IGBT entier dans [Ibr07] a été ramené à un modèle d'IGBT de type macro-cellulaire. Les paramètres d'entrée du modèle de Hefner qu'il faut extraire pour la modélisation et simulation de l'IGBT, sont fortement dépendants des paramètres géométriques du composant telles que la surface active, la longueur totale de la base ou la surface équivalente de la région grille-drain du MOSFET. Nous avons ainsi ajusté ces paramètres afin de tenir compte des effets géométriques en déterminant les valeurs correspondantes aux dimensions d'une macro-cellule. L'identification et l'extraction de tous les paramètres du modèle de Hefner sont exposées en Annexe 3.

5.1. Discrétisation de l'IGBT en macro-cellules

Dans ce qui suit, seuls les éléments de volume de la puce sont appelés "macro-cellules" car ils représentent une discrétisation de la puce qui prend en compte un certain nombre de cellules élémentaires d'IGBT. Le terme "macro-cellule" est donc usité plutôt en référence au modèle électrique. Ainsi, le modèle électrothermique de la macro-cellule d'IGBT est identique à celui décrit dans [Ibr07]. La seule différence réside dans les paramètres géométriques du composant. Cette entité macro-cellulaire possède, comme le composant IGBT entier de [Ibr07], trois ports électriques « Anode, Cathode et Grille » et un port dédié aux échanges thermiques « T_{Th} » ainsi qu'à l'écoulement du flux de chaleur, voir figure (III.19).




Fig III.19 Symbole du modèle électrothermique de l'IGBT [Ibr09]

5.2. Réseau de macro-cellules de type IGBT

La discrétisation de la puce IGBT a consisté en la mise en place d'un réseau de macro-cellules d'IGBT. Ces derniers ont ensuite été connectés en parallèle les uns aux autres comme le font les métallisations supérieures et inférieures de la puce IGBT. Le nombre de macro-cellules d'IGBT à prendre en compte est dicté par le nombre d'éléments de volume issus de la composante thermique. La connexion face arrière est considérée comme étant de très faible résistance et l'hypothèse a été de négliger les résistances reliant les collecteurs des macro-cellules. En revanche, compte tenu des dépolarisations possibles sur la face avant qui dépendent des points de contact de la connectique, la métallisation est discrétisée et modélisée sous forme d'un réseau de résistance reliant les émetteurs des macro-cellules.

5.3. Modelisation de la metallisation d'une puce

Nous allons maintenant presenter la méthode utilisée pour représenter la métallisation d'émetteur par un réseau de résistance tel que présenté en figure (III.20).
Les émetteurs du réseau de macro-cellules d'IGBT ont été connectés entre eux via ce réseau de résistances. Ce réseau de résistances électriques a été déterminé à l'aide de la commande macro spécifique (GMATRIX) [Ans12] du logiciel par éléments finis ANSYS.

Cette macro utilise le modèle physique par éléments finis (géométrie, propriétés des matériaux,…) et fournit les conductances entre les nœuds préalablement définis, visibles en figure (III.20). Ce réseau de conductance est fourni sous forme de matrice.

Cela nous a permis de modéliser la couche supérieure de métallisation en aluminium de puce afin d'attribuer au modèle distribué d'IGBT une métallisation équivalente.




Fig III.20 Réseau de conductances de métallisation obtenues sous ANSYS

Pour valider cette approche, nous avons construit exactement le même réseau de conductance sous Simplorer afin de comparer les valeurs des potentiels électriques aux nœuds du réseau aux valeurs obtenues par éléments finis en injectant et extrayant un courant de 1 A aux nœuds extrêmes de la diagonale (bas à gauche & haut à droite). Le potentiel de référence a été fixé au nœud en haut à droite.

La figure (III.21) confronte les résultats de simulation obtenus sous Simplorer à la cartographie de potentiel de la couche de métallisation obtenue dans les mêmes conditions sous ANSYS.
Il ressort que les résultats sous Simplorer sont très comparables à ceux obtenus sous ANSYS, même si, on observe un écart de 15% sur la valeur maximale (nœud en bas à gauche) entre les résultats sous Ansys et ceux sous Simplorer. Toutefois, cet écart lié à la méthode de remplissage de la matrice de conductances par la commande GMATRIX ne devrait pas remettre en cause l'odre de gandeur des valeurs de ce réseau de resistances. En effet, il faut garder à l'esprit que ce qui nous interesse ici, c'est l'ordre de grandeur des valeurs de resistances électriques qui seront utilisées dans nos simulations.




Fig III. 21 Distributions de potentiel sous Ansys (à gauche) et sous Simplorer (à droite) sous 1A

5.4. Discrétisation de la couche de polysilicium de grille

Avec la même méthode, nous avons obtenu le réseau de résistances de polysilicium de grille sur lequel chaque macro-cellule d'IGBT est connectée à travers la grille comme illustré dans la figure (III.22). De même, tous les contacts de collecteur (anode de chaque macro-cellule) sont reliés directement entre eux car le contact se fait par une brasure de résistivité négligeable.




Fig III.22 Schéma représentatif de la distribution du modèle 3D de la puce IGBT [Mou13a]

6. Modèle électrique distribué 1D et multicellulaire de l'IGBT

A l'instar de la composante thermique, nous venons de voir que la composante électrique du modèle de puce IGBT est un modèle électrique distribué mais à une dimension 1D qui peut être couplé au modèle thermique 3D sous simplorer.

Ce modèle électrique regroupe une fine couche de métallisation (Al / 3 µm) où sont placés les fils de bondings qui récupèrent le courant. Tous les contacts de collecteur (anode) sont reliés directement entre

eux car le contact se fait par une brasure de résistivité négligeable. Il en est de même pour les grilles qui ne voient pas de courant, voir figure (III.22).

Pour rappel chaque macro-cellule est définie par le modèle d'IGBT de Hefner présenté précédemment, dans lequel les paramètres électriques sont fonction de la température. La puce active est ainsi discrétisée en position *(x, y)* et le problème est également résolu en temporel.

V. Couplage électrothermique

Le modèle développé est basé sur un couplage électrothermique direct. Cette approche consiste, comme nous l'avons présenté précédemment, à traiter dans un simulateur unique et ce de façon simultanée et homogène les deux aspects de notre problème (thermique et électrique).
Les deux grandes étapes déterminantes dans la réalisation de ce couplage ont été de définir dans un premier temps tous les paramètres électriques de l'IGBT affectés par la température (mobilité, concentration de porteurs, durée de vie, …) et de les modéliser, puis dans un second temps, de mettre en œuvre un modèle thermique de l'assemblage de l'IGBT. Ces deux modèles ont été ensuite couplés pour réaliser notre modèle électrothermique RC-3D. Le modèle électrothermique de l'IGBT est connecté à la fois au réseau électrique et au réseau thermique comme l'illustre la figure (III.23).




Fig III.23 Modèle électrothermique de puce IGBT

Les deux aspects distribués (électrique et thermique) du modèle électrothermique, ainsi que le couplage direct sont décrits en utilisant le langage VHDL-AMS, puis ont été implémentés sous Simplorer version 11.
Ce modèle décrit le comportement électrique instantané en termes de température instantanée du dispositif « Tj » à chaque nœud physique du modèle. La dépendance du modèle électrothermique est basée sur la variation des paramètres du modèle électrique en fonction de la température et sur la variation des propriétés physiques du silicium en fonction de la température. Il permet de calculer la dissipation de puissance instantanée interne à l'IGBT. La puissance dissipée et la température sont ainsi calculées sur chaque nœud par la résolution alternative de deux équations. D'un côté l'équation électrique qui donne la puissance dissipée en fonction de la température et de l'autre l'équation de diffusion de la chaleur discrétisée.

VI. Conclusion

Ce chapitre a été consacré à la modélisation électrothermique distribuée de puce de puissance IGBT destinée à la caractérisation des distributions de courant et température. Nous avons dans un premier temps présenté le simulatateur (Simplorer) et le langage de modélisation (VHDL-AMS) utilisés dans ce travail. La seconde partie de ce chapitre a porté sur la description de la partie thermique du modèle. Nous avons ainsi présenté les méthodes et les stratégies de modélisation thermique ainsi que les étapes de simulation et validation du modèle thermique envisagé. Cette partie nous a permis de mettre en œuvre la composante thermique du modèle électrothermique distribué RC-3D. Ensuite, nous avons prsenté une brève description du modèle physique de l'IGBT de Hefner qui a été exploité pour la modélisation de la partie électrique du miodèle. Dans ce point, nous avons montré que par modification du modèle physique de Hefner de l'IGBT, ce modèle pouvait prendre en compte l'effet latch-up en dynamique. Par ailleurs un modèle de métallisation de puce a été mise en œuvre pour prendre en compte l'impact du vieillissement de celle-ci sur les distrubutions de courant et de température. Enfin, nous présentons le couplage direct de nos deux composantes (électrique et thermique) du modèle RC-3D qui sera appliqué au chapitre IV au régime extreme. Cela devrait permettre d'étudier l'impact du vieillissement de la métallisation sur l'apparition de latch-up dynamique dans une puce IGBT en court-circuit repetitif.

Chapitre IV. Simulation des effets du vieillissement de la métallisation sur les régimes de court-circuit.

I. Introduction

Les dispositifs de puissance (IGBT, MOSFET, diode de puissance…) utilisés dans un grand nombre d'applications transports, peuvent être fréquemment sujets à des niveaux de stress électriques et thermiques très élevés, à tel point qu'ils voient leur fiabilité être affectée. C'est particulièrement le cas lorsqu'ils sont soumis de façon accidentelle ou provoquée aux fonctionnements critiques tels que les régimes extrêmes de court-circuit, d'avalanches, … . Pendant ces régimes de fonctionnement, les puces de puissance se voient imposer des contraintes électriques extrêmes pendant de très courtes durées. En effet, durant ces courts instants, ces dispositifs de puissance se retrouvent en présence simultanée de forts niveaux de courant et de tension qui impliquent de très importantes densités de puissance dissipées (de l'ordre de 10^5 à 10^6 W. cm^{-2}) [Bou13]. Cela peut arriver de façon inopinée et peut durer quelques dizaines de microsecondes, et se traduit par l'évolution très rapide de la température de la puce et de son environnement proche (jusqu'à plusieurs centaines de degrés Celsius par microseconde selon les zones concernées). Il parait donc incontournable d'avoir une maitrise du comportement de composants soumis à de telles contraintes ainsi que la connaissance des défaillances intervenant afin d'optimiser leur conception et améliorer leur fiabilité et leur robustesse. Dans cette optique, la littérature est abondante concernant les défaillances des IGBT et MOSFET de puissance soumis à des régimes d'avalanche ou de court-circuit. Cependant, ces travaux sont restés confinés aux régimes d'avalanche ou de court-circuit mono-coup, qui impliquent de très forts niveaux d'énergie. En revanche, les régimes d'avalanche ou court-circuit, en mode répétitif, tout aussi destructifs de composants et impliquant des faibles niveaux d'énergie dissipée ainsi que leurs différents modes de défaillance, demeurent plus confidentiels. Toutefois, cette dernière décennie a vu émerger un certain nombre de travaux sur les régimes extrêmes en mode répétitif des IGBT et MOSFET ainsi que les modes de défaillance associés [Sai03, Sai04a, Sai05, Kha07, Lef05b, Mou13a, Mou13b, Gut03, Las03, Yam94]. Ces travaux ont ainsi mis en exergue l'intérêt de mettre en lumière les modes et mécanismes d'endommagement liés à ce genre de régimes afin non seulement, de comprendre leurs origines mais aussi, de mieux les contenir.

Pour ce qui concerne les répétitions de courts-circuits, certaines études [Kha07, Lef05b] ont mis en évidence une énergie critique qui sépare deux modes de défaillance dans les IGBT. D'une part, les IGBT soumis à une énergie de court-circuit inférieure à la valeur critique subissent plusieurs courts-circuits avant leur défaillance par vieillissement. D'autre part, ceux qui subissent une énergie de court-circuit supérieure à l'énergie critique cassent au premier test par emballement thermique.

Ce travail de thèse se focalise sur le premier cas de figure pour lequel les IGBT supportent un certain nombre de courts-circuits avant leur casse par accumulation d'endommagement. Les auteurs, dans [Lef05b, Las03], montrent que la défaillance au dernier court-circuit se produit systématiquement au moment de la coupure du courant avec une forme ressemblant à un latch-up dynamique. Par ailleurs, dans ces études, différentes caractérisations ont été mises en œuvre pour identifier un indicateur de vieillissement lors de la répétition de ces cycles. Notamment, le suivi des différents courants de fuite, de tension de seuil, de la tension d'avalanche, …, n'a pas permis de déceler une quelconque évolution. L'analyse des fils de bonding et un scanner acoustique des différentes brasures n'ont pas aussi permis de noter de modifications significatives. Les seuls effets observés concernent le vieillissement de la métallisation supérieure en aluminium de la puce (contact de source). L'un des objectifs des travaux effectués et présentés ci-après est de chercher à savoir, par simulation, si le vieillissement de la métallisation a un rôle dans le mode de défaillance observé : latch-up dynamique lors de la coupure du court-circuit.

A cette fin, le modèle électrothermique, présenté dans le chapitre III, et qui offre la possibilité d'analyser les effets d'une dégradation de la métallisation et/ou du contact de bonding sur les distributions de courants et de température sur la puce a été mis en œuvre ici.
En premier lieu, nous présentons les caractéristiques de différents régimes extrêmes du transistor IGBT ainsi que les différents modes de défaillance résultant en mettant un accent sur le régime de court-circuit répétitif qui nous intéresse dans ces travaux. La suite sera dédiée aux simulations à l'aide du modèle électrothermique développé. Dans une première étape, le modèle est utilisé pour analyser la manière dont le courant et la température sont répartis sur la puce en fonction de la position spatiale relative entre les cellules et les contacts de liaison de fil métallique sur la partie supérieure du métal pendant le fonctionnement en court-circuit. Dans un deuxième temps, nous montrons les effets du vieillissement de la métallisation sur un court-circuit et nous apportons un éclairage sur son rôle éventuel dans l'apparition du latch-up dynamique.

II. Les différents régimes extrêmes

Les dispositifs de puissance doivent être robustes pour tenir au moins quelques cycles de régimes extrêmes pendant lesquels ils sont soumis aux fortes contraintes liées à la présence simultanée des forts niveaux de courant et de tension. L'utilisation d'un dispositif de puissance en régime extrême requiert de connaitre son aire de sécurité (Safe Operating Area ou SOA), définie comme l'aire dans laquelle la trajectoire du point de fonctionnement dynamique peut se déplacer sans défaillance du composant. Il est important de considérer ces SOA de façon à préserver le composant des défaillances qui peuvent s'avérer destructrices en raison des surtensions ou des sur-courants. C'est notamment le cas dans des applications de commutations dures sur charges inductives telles que les commandes de moteurs. En général, on distingue trois limitations formant l'aire de sécurité d'un IGBT [Elm96, Alp06] :

- A forts niveaux de tensions appliquées, la tension maximale supportée est fixée par la tension de claquage. Celle-ci est déterminée par la base ouverte N-drift du transistor située entre la région p-body et la région p+ de l'anode.
- A forts niveaux de courants, le courant maximum est limité par la mise en conduction du thyristor parasite (latch-up). Cette limitation est observée pour des tensions de grille élevées. Ce phénomène se produit donc lorsque le courant collecteur dépasse un certain niveau indépendamment de la tension appliquée V_{CE}.
- A forts niveaux de courant et de tension, la forte dissipation de puissance au sein du composant entraine une élévation de la température dans la structure qui représente une limitation. La SOA dans ces conditions est alors dictée par un phénomène lié à l'avalanche dynamique (second claquage [Let01, Let02]. Ce phénomène peut se produire durant les phases de commutation de l'IGBT sous charge inductive.

On dénombre quatre types de SOA [Bal96, Mit98, Ish04, Tak01, Pav11] :

- FBSOA (Forward Biased Safe Operating Area) est une caractéristique importante pour les applications comportant des charges inductives. Celle-ci est liée à la fermeture du composant et est définie par le courant maximal que peut supporter le composant sans que celui-ci ne rentre dans un mode de défaillance menant à la destruction du composant, alors qu'il y a saturation du courant [Bal96].
- RBSOA (Reversed Biased Safe Operating Area) prend toute son importance lorsqu'on considère la robustesse de l'IGBT à l'ouverture du composant [Mit98]
- ASOA (Avalanche Safe-Operating-Area) dépend du comportement du composant lors de commutations sous charge inductive sans diode de roue libre. Ce cas peut se produire lorsque la

diode de roue libre a été détruite et se comporte comme un circuit ouvert. On peut alors définir une aire de sécurité très spécifique et qui est fortement liée à la RBSOA [Pav11].

- SCSOA (Short Circuit Safe-Operating-Area) dépend du comportement du composant sous des conditions de fonctionnement en court-circuit. Elle n'est pas si bien décrite dans la littérature, même si les fabricants donnent des informations sur la tenue en court-circuit des composants. Pourtant, la plupart des applications de conversion de puissance doivent être capable de supporter une mise en court-circuit de la charge sans aucune détérioration de l'interrupteur de puissance [Ish04, Tak01]

1. Régime d'avalanche.

Lorsqu'un composant se bloque et subit une tension inverse, la zone de charge d'espace s'agrandit autour de la jonction bloquante avec un fort champ électrique. Ce champ électrique intense a une action sur les porteurs mobiles présents dans cette région qui les accélèrent. S'ils acquièrent une énergie cinétique suffisante entre deux collisions successives sur le réseau cristallin, ils peuvent ioniser des atomes du réseau en transférant une part de leur énergie à briser des liaisons de valence. Ils génèrent ainsi des paires électrons/trous dans la zone de charge d'espace. Ces porteurs ainsi générés sont accélérés par le champ et peuvent à leur tour générer d'autres porteurs. Ce phénomène qualifié d'avalanche électronique, se traduit par une augmentation brutale du courant inverse. Si le courant d'avalanche n'est pas limité, l'énergie dissipée au sein du composant peut devenir très importante, entraînant sa destruction par dépassement de la température de fusion du silicium. En statique, la tension de claquage par avalanche électronique dans le silicium représente une limite à ne pas dépasser. Pour un matériau semi-conducteur donné, cette valeur dépend des dopages de part et d'autre de la jonction, de sa structure géométrique et de la température. Elle correspond à une valeur idéale pour une jonction semi infinie. La tenue en tension de la terminaison de jonction peut faire chuter cette valeur de 10 à 20% selon la technologie choisie (terminaison plane diffusée, anneau flottant, puce biseautée, ...) [Bal96].
La détermination de la tension d'avalanche est complexe sur des structures de type IGBT car cette tension dépend de la nature de la structure (PT ou NPT) et du profil de dopage de chaque couche.
Dans le cas de la structure PT, la couche tampon permet de modifier la répartition du champ électrique [Bal96, Per04]. En effet, pour cette structure, le champ est quasiment trapézoïdal et la puissance dissipée (produit du champ par la densité de courant) y est plus homogène, La zone N- peu épaisse favorise donc l'avalanche dynamique. Pour la technologie NPT, la zone N- épaisse rend difficile l'obtention de l'avalanche dynamique [Per04].
Plusieurs causes peuvent être associées à la mise sous régime d'avalanche dynamique d'un IGBT. En exemple, on peut citer les cas de l'ouverture d'un courant par un transistor à travers une charge inductive, la tension aux bornes de l'inductance entraine alors le transistor en régime d'avalanche. La tension qui apparaît aux bornes du transistor permet l'annulation du courant en dissipant l'énergie initialement stockée dans l'inductance. Toutefois, ce fonctionnement souvent accidentel peut être provoqué afin de s'affranchir de circuit d'aide à la commutation ou écrêteurs. On peut citer dans ce cas, la commande de lève-vitre d'un véhicule dans lequel il n'est pas prévu de dispositifs d'aide à la commutation pour protéger le transistor. Ce fonctionnement modélisé par un transistor IGBT en série avec une charge inductive, voir figure (IV.1.) est appelée « Unclamped Inductive Switching ou UIS ». Ainsi à chaque ouverture, le transistor est entraîné en régime d'avalanche dynamique et doit donc pendant un court instant dissiper une puissance élevée et donc un stress électrothermique comme indiqué sur la figure (IV.1). Les formes d'ondes idéalisées de ce test UIS montrent que la mise en conduction du transistor s'accompagne d'une croissance du courant le traversant avec une vitesse limitée par les valeurs de la source de tension d'alimentation et celle de l'inductance. Au blocage du transistor, le courant commence à décroître, pendant que la tension collecteur-émetteur augmente rapidement jusqu'à la valeur de

claquage dynamique notée ici V_{BR}. La tension Vce est alors limitée par la tension d'avalanche du transistor IGBT de puissance durant le temps nécessaire à la dissipation totale de l'énergie stockée dans l'inductance [Ric10a].




Fig IV.1 Circuit de test classique UIS (à gauche) et formes d'ondes associées (à droite) [Ric10a]

Si l'énergie dissipée durant le phénomène est trop élevée, l'échauffement excessif du transistor entraîne sa destruction et le composant se comporte alors comme un court-circuit et ne limite plus l'évolution du courant. La plupart des transistors MOS sont spécifiés en énergie d'avalanche. C'est plus rarement le cas pour les IGBT. Les fabricants indiquent alors une énergie notée EAS (pour « Energy of Avalanche Single pulse », qui représente l'énergie maximale admissible par le composant pour un unique régime d'avalanche.

En ce qui concerne les tests d'avalanche en régime répétitif, nous devons distinguer deux cas de figure, selon que la puce de silicium du transistor retourne à sa température initiale de boîtier ou non, c'est à dire selon que le régime d'avalanche répétitif est responsable ou non d'un échauffement moyen de la puce. En effet, généralement, les constructeurs de composants spécifient une valeur d'énergie d'avalanche EAR en régime répétitif (ou Repetitive pulse Avalanche Energy). La fréquence de répétition des cycles est limitée par la valeur maximale de la température de jonction T_J admissible. L'énergie EAR est alors généralement définie à $T_C = 25°C$ pour une élévation de température de 125°C (T_J = 150°C).

Afin d'éviter que le transistor ne supporte la pleine tension, on peut lui adjoindre un circuit écrêteur actif représenté en figure (IV.2) afin de limiter la tension Vge de l'IGBT.

En effet, dans le domaine de l'automobile, des transistors munis de ces circuits écrêteurs actifs peuvent être amenés à assurer une fonction de commutation périodique de charges inductives sans diode de roue libre. Si la tension n'est pas écrêtée par le transistor, mais par l'écrêteur actif, c'est toutefois le transistor qui doit se charger d'évacuer à chaque période de découpage l'énergie stockée dans l'inductance de charge.

Des études récentes [Gla01] ont été menées sur l'influence de la répétition de tels régimes de fonctionnement sur la durée de vie de transistor MOS de puissance basse tension. Il ressort que la valeur maximale de température ainsi que l'amplitude de variation de la température au niveau de la puce sont les principaux facteurs influant sur la durée de vie des transistors ainsi testés (plus particulièrement sur le nombre de cycles avant défaillance). On peut également noter que lors de la répétition de ces tests contraignants, les auteurs n'ont pas noté d'évolution significative des caractéristiques électriques des composants testés. Seules les métallisations d'aluminium ont été affectées et dégradées par la répétition de ces cycles.




Fig IV.2 Schéma de principe d'un écrêteur actif [Sai04b]

Il existe de nombreux articles dans la littérature qui traitent des avalanches sur des transistors de type MOS et aussi IGBT, essentiellement en mono-coup [Won95, Heu93, Yam94]. On peut également citer l'article suivant [Bla91], dans lequel l'auteur expose une méthode de calcul pour déterminer la température maximale dans le composant lors d'un régime d'avalanche. Cet auteur montre que la température maximale est atteinte au milieu de la durée de l'avalanche. Il montre également que la destruction du composant apparaît pour une température maximale de l'ordre de 350°C.

L'origine de la défaillance dans ce mode de destruction a été clairement identifiée et traitée dans la littérature. Elle est liée à l'élévation de la température de jonction. Il a été montré que lorsque la température interne excède une valeur voisine de 350°C, le transistor parasite bipolaire interne est mis en conduction, le transistor MOS subit alors des dégradations irréversibles, qui entraînent sa destruction [Bla91].

Nous verrons par la suite que des essais de répétition de régime de court-circuit sur les IGBT se sont traduits par des effets proches. Dans le cadre de ce travail, le régime d'avalanche n'a pas été traité.

2. Les Régimes de court-circuit

On distingue généralement deux types de courts-circuits auxquels peuvent être soumis les transistors IGBT lors de régimes accidentels de fonctionnement [Ish04, Tak01, Ots03, Cho95, Tak02]

2.1. Court-circuit de type I

Considérons le schéma de principe de la figure (IV.3) et les formes d'ondes associées et supposons que la charge se retrouve accidentellement court-circuitée alors que l'IGBT est à l'état bloqué et qu'il tient à ses bornes la tension V_{CE}. Si l'on rend passant ce transistor dans ces conditions, il sera alors soumis à un court-circuit de type I. En effet, lorsque l'IGBT se ferme, le temps de montée du courant I_A est déterminé par l'inductance filaire L_1. En outre, la tension V_{CE} chute légèrement en dessous de V_{CC} du fait de l'apparition brutale à l'ouverture d'une tension aux bornes de L_1 donnée par la relation suivante :

$$\Delta V_{CE} = L_1 . \frac{dI_C}{dt} \qquad \text{E.IV. 1}$$

Ensuite V_{CE} retrouve sa valeur maximale égale à V_{CC} suivant un dV/dt couplé à la grille à travers la capacité de transfert C_{GE} causant une élévation momentanée de la tension de grille. Cette surtension de grille induit une intensification du flux d'électrons et de trous dans le composant induisant un pic de courant durant quelques microsecondes. La forte densité de courant mise en jeu provoque une élévation

de la température interne contraignant la tension V_{CE} à chuter légèrement et se stabiliser autour de la valeur maximale.




Fig IV.3 Schéma électrique et formes d'ondes d'un IGBT en régime de court-circuit [Ben08]

2.2. Court-circuit de type II

Dans le court-circuit de type II, la mise en court-circuit est réalisée alors que l'IGBT est déjà à l'état passant, la tension V_{CE} passe alors de V_{CESAT} à V_{CC}. Ce type de court-circuit est généralement plus contraignant que celui de type I. La principale différence se situe au niveau du front de courant dI_C/dt généré lors de l'apparition du court-circuit. Dans le schéma électrique de la figure (IV.4), on suppose que la charge est court-circuitée alors que l'IGBT est déjà à l'état passant. Dans ces conditions, la source de tension aux bornes de l'IGBT est immédiatement court-circuitée, et le front de courant dI_{CC}/dt ne dépend que des caractéristiques du circuit contrairement au court-circuit de type I où la commande du transistor limitait la vitesse de montée en courant lors de sa mise en conduction. Le front de courant sera d'autant plus violent que la maille sera peu inductive, ce qui contraindra d'autant plus le transistor. En outre, si l'IGBT n'est pas équipé d'un dispositif très efficace d'écrêtage de la tension entre grille et source (diode Zener par exemple), la rapide variation de tension aux bornes du transistor va induire une élévation de la tension de grille par effet capacitif Miller, qui aura pour conséquence d'augmenter transitoirement la valeur du courant de court-circuit limitée par l'IGBT.
Dans ces deux cas de figure, la température de la puce de silicium va augmenter très rapidement, et pourra aboutir à la destruction du composant si le circuit n'est pas ouvert très rapidement.




Fig IV.4 Commutation d'un IGBT en mode de court-circuit : mise en court-circuit d'une charge mettant en mode de court-circuit un composant préalablement à l'état passant [Ben08]

Afin de protéger le composant de la destruction, le courant doit être coupé. Un temps maximal de mise en court-circuit est normalement spécifié (t_W) par les fabricants d'IGBT, souvent fixé à 10 µs (temps

mis à la logique de protection pour réagir). La valeur de la tension V_{CE} incluant cette surtension ne doit pas dépasser la valeur limite délimitant l'aire de sécurité SCSOA que nous avons présenté précédemment, alors qu'une limite de courant proche de dix fois le courant nominal ne doit pas être dépassée.

2.3. Les modes de défaillance en régime de court-circuit type I

Dans la littérature, on trouve quatre modes de défaillance distincts consécutifs à un régime de court-circuit (de type I) comme représenté en figure (IV.5) [Ben08].




Fig IV.5 Différents modes de défaillances en mode de court-circuit [Ben08]

2.3.1. Mode A: Défaillance survenant peu de temps après la mise en court-circuit de l'IGBT

La défaillance peut subvenir près du pic maximum de courant, lorsque celui-ci est très élevé, en début du court-circuit. Ce mode de défaillance résulte d'une distribution non homogène du courant dans la puce et de la puissance dissipée instantanée. Très peu d'informations sont disponibles sur ce mode de défaillance. Il semble dépendant de l'intensité maximale de court-circuit, et semble apparaître pour des tensions de grille V_{GS} supérieures à 15 V. Le court-circuit de type II, qui peut entrainer des courants de court-circuit plus élevés, est susceptible de mettre en évidence ce phénomène plus facilement comme indiqué dans [Las03].

2.3.2. Mode B: Défaillance survenant durant le court-circuit

Le dispositif peut défaillir durant le court-circuit. Ce mode est limité par l'énergie dissipée, qui est responsable de l'apparition de la défaillance à travers l'élévation de température de la puce. Cette défaillance apparaît fatalement après un phénomène d'emballement thermique. C'est le mode de défaillance le plus communément observé, et étudié dans la majorité des travaux [Por90, Kra95, Eck95, Pal00, Gut03]. Ce type de défaillance apparaît directement durant le court-circuit subi par le composant et précède sa destruction immédiate.

Afin de mieux cerner l'origine physique de la défaillance dans ce mode de fonctionnement, de nombreux travaux de simulation ont été effectués [Tri99, Amm98, Cal95, Gue99], avec pour principal objectif l'obtention de distributions 2D de la température et de ses évolutions dans le transistor pendant la phase du court-circuit. La présence simultanée de tension et de courant à des niveaux élevés pendant le court-circuit représente une énergie importante à dissiper dans la puce, qui entraîne de fortes élévations locales de températures dans le silicium. Les différents articles récents sur le sujet mettent en cause une valeur maximale de la température au niveau de la jonction d'environ 880 K au moment de la défaillance, c'est-à-dire, lorsque la défaillance apparaît et que le transistor perd le contrôle du courant de court-circuit. Il ressort aussi que, lorsque cette température est atteinte, ce sont les fortes augmentations des courants de génération thermique, de diffusion et de multiplication par avalanche des porteurs qui entraînent la

destruction du transistor [Amm98]. Le paramètre essentiel dans ce mode de destruction est donc la température interne, plus que l'énergie mise en jeu pendant le court-circuit. Toutefois, l'énergie dissipée est aussi un élément important puisque, c'est elle qui est responsable de l'élévation de la température.

2.3.3. Mode C: Défaillance survenant durant la coupure du courant de court-circuit

La destruction peut apparaître lors du processus d'ouverture du courant de défaut sans que pour autant la tension aux bornes du transistor soit excessive. J. Yamashita a observé ce mode et a suggéré que la cause était due à une inhomogénéité de commande entre cellules élémentaires [Yam94]. Les formes d'ondes associées du courant de court-circuit et de la tension lors de la défaillance laissent supposer à un phénomène qui ressemble à du latch-up dynamique [Las03, Sai03, Kha07].
Ce phénomène a été observé dans [Yam94] dans lequel les auteurs parlent de défaillance par "commande inhomogène" qui survient lors de la phase de blocage du transistor. La grille en silicium polycristallin présente une résistance distribuée sur l'ensemble des cellules constituant le transistor. Les auteurs incriminent la distribution de résistance de grille vue des cellules élémentaires MOSFET par rapport au point de prise de contact de la grille sur la surface de la puce qui peut être inhomogène. La figure (IV.6) issue de [Yam94] illustre ce phénomène et montre que l'insertion d'une résistance de grille (R_G) externe permet d'homogénéiser cette distribution et éviter la défaillance.




Fig IV.6 Coupure d'un courant de court-circuit pour deux valeurs de résistance de grille [Yam94]

2.3.4. Mode D: Défaillance survenant après la coupure du court-circuit

La défaillance peut survenir plusieurs microsecondes à plusieurs centaines de microsecondes après la coupure réussie du courant de court-circuit [Yam94, Las03, Gut03, Ots03, Gue99, Sai03]. Là encore, un phénomène d'emballement thermique semble à l'origine de la défaillance. Ces défaillances dites "retardées" ont été observées lors des travaux de [Ots03, Gut03, Gue99, Gut03, Yam94, Lef05b]. Dans [Ots03], l'auteur observe des cas de destructions «retardées» allant de 80 µs à 420 µs, pour des transistors de type Field-Stop (FS-IGBT). Il constate que la durée entre la fin du court-circuit et l'apparition de la destruction diminue lorsque l'énergie dissipée de court-circuit augmente. Afin de mieux analyser les phénomènes thermiques intervenants, il a élaboré des simulations en utilisant un modèle d'IGBT en incluant des éléments tels que la brasure, afin d'obtenir une estimation de la propagation du flux thermique plus réaliste. Ceci lui permet de pouvoir suivre l'évolution des courants de fuite qui peuvent apparaître après la fin du court-circuit. Il met aussi en évidence des températures maximales de l'ordre de 900 K pendant le court-circuit destructif.

2.4. Défaillance survenant après la répétition de régimes de court-circuit

Cette partie est dédiée aux effets de la répétition de régimes de court-circuit sur le transistor IGBT ainsi qu'aux modes de défaillance associés. Parmi les articles cités précédemment, certains traitent de l'influence de la répétition des cycles de court-circuit sur la robustesse des IGBT [Gut03, Las03, Sai03, Kha07]. Notamment dans [Kha07] des «courbes de robustesses» qui présentent sur l'axe des abscisses l'énergie dissipée par l'IGBT à chaque court-circuit qu'il subit pendant le test, et sur l'axe des ordonnées le nombre de courts circuits que le transistor a subi avant de casser, ont été mises en évidence en échelle logarithmique, en figure (IV.7). Le nombre de court-circuit que peut supporter un transistor est dépendant de la valeur de l'énergie dissipée pendant le régime de court-circuit. La détermination de cette énergie a été réalisée dans [Kha07] pour les trois configurations suivantes :

- Lorsque la destruction apparaît directement pendant le court-circuit, le calcul de l'énergie dissipée E_{CC} se fait à partir de l'instant de mise en conduction du transistor jusqu'au moment de l'apparition de la défaillance, qui se traduit par une croissance très rapide du courant de court-circuit. Il faut noter également que dans ce mode de défaillance, le transistor est détruit avant d'avoir reçu l'ordre de commande au blocage au niveau de sa grille.
- Lorsque l'IGBT n'est pas détruit pendant le court-circuit, mais quelques dizaines de microsecondes après la phase de blocage, un courant de fuite apparait après cette phase. Ce courant de fuite va continuer à croître jusqu'à la défaillance de l'IGBT. Le calcul de l'énergie dissipée se fait à partir de l'instant de mise en conduction jusqu'au moment où le courant est minimum après l'ouverture de l'IGBT.
- Lorsque le composant est soumis à des régimes de courts-circuits répétitifs, la mesure de l'énergie dissipée se fait pendant le premier court-circuit depuis la phase d'amorçage jusqu'au blocage du transistor. Comme il n'y a pas d'évolution significative de ces grandeurs lors de la répétition des cycles, l'énergie de chaque court-circuit correspond à celle dissipée lors du premier court-circuit.




Fig IV.7 Courbe de robustesse, IGBT [Kha07]

Cette courbe de robustesse révèle la présence d'une « Energie Critique » (E_C) en fonction des conditions de tests [Kha07]. Cette énergie critique fait ainsi apparaître deux régions distinctes comme indiqué en figure (IV.7) mettant en évidence deux modes de défaillance. Ainsi, la notion d'énergie critique est un indicateur fort important lors des cyclages accélérés. En effet, celle-ci nous indique selon les conditions si le composant peut se détruire au premier test ou bien s'il peut supporter de nombreux courts-circuits avant de défaillir.

Il est montré dans la littérature [Kha07] que l'énergie critique dépend de la température ambiante (du boitier), de la technologie et du calibre du composant testé.

2.4.1. Mode de défaillance pour une énergie dissipée supérieure à l'Energie Critique (E > EC)

Ce mode de défaillance a largement été traité dans la littérature, et résulte de la trop forte élévation de température « Thermal runaway » au sein du cristal. Ainsi, on relève deux cas de figure :

- Lorsque l'énergie de court-circuit est très largement supérieure à l'énergie critique E_C, l'IGBT est directement détruit au cours de son unique court-circuit par un phénomène d'emballement thermique, comme illustré en figure (IV.8) [Amm98, Tri99, Gut03]. Il s'agit du mode B, décrit plus haut.

- Lorsque l'énergie dissipée pendant le court-circuit est légèrement supérieure à l'énergie critique E_C, la défaillance apparaît après le premier court-circuit, mais après que la commande du transistor ait entraînée l'ouverture du courant de court-circuit. Cette « destruction retardée » apparaît quelques dizaines voire centaines de microsecondes après la fin du court-circuit. C'est le mode D, décrit plus haut. Dans ces conditions, le circuit de commande permet l'ouverture du courant de court-circuit mais la température interne est telle qu'un emballement thermique prend place et finit par détruire le composant. Ce phénomène de destruction « retardée » a été également mis en évidence par d'autres auteurs comme [Las03, Ots03, Gut03]




Fig IV.8 Défaillance « retardée » d'un IGBT pour différentes énergies, sous Vce = 400 V et à Tc = 125°C [Kha07]

2.4.2. Mode de défaillance pour une énergie dissipée inférieure à l'Energie Critique (E<EC)

Lorsque l'énergie dissipée pendant le court circuit est inférieure à l'énergie critique (E_C), les IGBT sont capables de supporter un très grand nombre de cycles de ces régimes. Les IGBT testés avec une énergie dissipée inférieure à la valeur critique, présentent tous le même mode de défaillance. La destruction de l'IGBT apparaît systématiquement lors de la phase de blocage du transistor, et plus précisément à l'instant où la tension V_{CE} est proche de sa valeur maximale [Yam94, Las03, Kha07, Lef05b]




Fig IV.9 Formes d'ondes d'un IGBT NPT 600 V au 100ième court-circuit, V_{CC} = 405V, T_C = 25°C, E = 0.61 J < E_C [Sai04b]

La figure (IV.9) présente les formes d'ondes (V_{CE}, I_C) observées lors du premier cycle de court-circuit sur un IGBT.




Fig IV.10 Destruction d'un IGBT NPT 600 V au 26279ième court-circuit, V_{CC} = 405V, T_C = 25°C, E = 0.61 J < E_C [Sai04b]

La figure (IV.10) donne les formes d'ondes au dernier court-circuit supporté par ce même IGBT, c'est-à-dire, après la répétition d'un certain nombre de de cycles de court-circuit [Sai04b]. La défaillance apparaît au moment du blocage du courant et ressemble au latch-up dynamique. Cette défaillance apparaît après une multitude de cycles de courts-circuits et résulte probablement d'une accumulation d'endommagement. En outre, une mauvaise distribution des résistances internes de grille entre le contact de grille et l'ensemble des cellules élémentaires (résistances d'accès différentes) pourrait favoriser la défaillance [Yam94]. L'inhomogénéité de la distribution des résistances internes de grille (silicium poly-cristallin) s'accompagne alors d'une inhomogénéité de la distribution du courant à l'ouverture, ce qui pourrait entrainer une défaillance.

Cependant, jusqu'à ce jour, aucune étude n'a apporté des explications à cette défaillance qui est très probablement liée à la répétition des régimes contraignant qui impliquent à chaque fois une élévation considérable de la température dans le cristal.

Il est important de noter que de nombreuses hypothèses ont été formulées dans la littérature [Kha07, Sai04] qui traitent du suivi de grandeurs caractéristiques telles que la chute de tension directe, la tension de seuil ou les courants de fuite. Cependant, celles-ci n'ont pu permettre de détecter une quelconque évolution. Les seuls effets observés concernent le vieillissement de la métallisation aluminium sur la partie supérieure de la puce (contact de source) proche de la partie active, voir figure (IV.11). Des

caractérisations spécifiques ont permis de mettre en évidence l'augmentation de la résistance de cette couche [Ara08a, Ara08b Pie10, Pie11]




Fig IV.11 Illustration de la dégradation de la métallisation supérieure de la puce d'un semi-conducteur de puissance en régime de court-circuit répétitif [Pie11]

Fig IV.11

Dans les conditions de tests détaillées dans [Pie11], après environ 5000 cycles de courts-circuits, la résistance commence à augmenter de façon régulière, voir figure (IV.12). Au bout de 30 kcycles, cette augmentation atteint environ 8% pour une énergie dissipée égale à 0.47 J par cycle et 700% dans le cas d'une énergie dissipée égale à 1.15 J par cycle.




Fig IV.12 Illustration de l'évolution de la résistance relative de la métallisation supérieure (en Al) d'une puce de puissance en régime de court-circuit répétitif [Pie11]

Partant de ce constat, notre approche s'intéresse aux effets du vieillissement de la métallisation supérieure afin d'évaluer son rôle sur l'apparition ou non de la défaillance qui ressemble au phénomène de latch-up dynamique dans une puce IGBT en régimes de court-circuit répétitif.

III. Simulation et résultats

Cette partie est consacrée à l'application du modèle électrothermique RC-3D présenté au chapitre III pour répondre au questionnement précédent. Dans ce travail, la puce IGBT utilisée est un IGBT NPT (SGP30N60 30 A / 600 V) tiré du modèle IGBT VHDL-AMS utilisé dans [Ibr09]. Nous nous appuyons

sur le fait que l'auteur a validé expérimentalement le comportement statique et dynamique du composant. Pour cette validation par confrontation expérimentale, le lecteur peut se référer à [Ibr09] et de manière générale aux travaux dans ce domaine du laboratoire AMPERE de l'INSA de Lyon.
Dans un premier temps, ce modèle est utilisé pour étudier les effets des positions de contacts de fils de bonding sur la métallisation, mais aussi d'investiguer les effets du vieillissement non seulement des contacts de fils de bonding mais aussi du vieillissement de la couche de métallisation supérieure en aluminium de la puce IGBT sur les distributions de température et de courant. Il s'agit de voir comment les courants et la température se répartissent sur la puce en fonction des positions du contact de fils de bonding pendant le court-circuit d'une part, mais aussi de voir comment évoluent ces distributions lorsque ce contact et la couche de métallisation vieillissent. Pour accentuer les effets et mieux les mettre en évidence, comme évoqué dans le chapitre III, nous ne prenons en compte qu'un seul contact de bonding sur la métallisation de la puce.
Dans une deuxième étape, nous démontrons par simulation que le phénomène de latch-up dynamique peut se produire au moment de la coupure du courant de court-circuit et nous évaluons l'impact éventuel du vieillissement de la couche de métallisation sur l'apparition de ce phénomène. Il est question ici de voir si le vieillissement de cette couche de métallisation peut expliquer cette défaillance.
Le circuit électrique utilisé pour les simulations est donné en figure (IV.13).




Fig IV.13 Schéma électrique de mise en court-circuit de l'IGBT NPT (SGP30N60 30 A / 600 V)

Il se compose d'une tension de source qui a été réglée à 450 V, les éléments parasites, R_p = 5 m Ω et L_p = 10 nH. Le circuit de grille est simplifié à l'aide d'une résistance de grille (R_g = 2 Ω) et d'une source de tension de grille (E_g).
On va chercher à mettre le composant IGBT en régime de court-circuit de type I pour ressortir les formes d'ondes de courant et de tension ainsi que les distributions de courant et de température réparties dans les macro-cellules d'IGBT. Les formes d'ondes de courant et tensions globales sont présentées en figure (IV.14).

Pour des raisons de convergence numérique, dans une première phase, entre t = 0 et 18 µs, la tension V_{CE} est augmentée de façon linéaire pour atteindre la valeur souhaitée pour la phase de court-circuit (450 V). A cet instant, l'IGBT supporte à ses bornes la tension d'alimentation et est bloqué. A l'instant t = 20 µs, un ordre de commande de fermeture est donné avec l'application d'une tension de grille de 15 V enclenchant ainsi le régime de court-circuit. Le courant atteint rapidement un maximum avant de diminuer à cause de la température croissante qui réduit les mobilités des porteurs. Un ordre de blocage sur la grille est donné au bout de 30 µs, à partir duquel nous pouvons observer la chute brutale du courant collecteur et un courant de trainée due à la charge restant encore stockée dans le composant et à la température atteinte à cet instant.




Fig IV.14 Formes d'ondes de court-circuit de l'IGBT NPT (SGP30N60 30A / 600 V)

Une surtension, due à la présence d'une faible inductance parasite (Lp), est produite pendant les commutations. Nous verrons aussi comment influe la valeur de l'inductance parasite sur le déclenchement possible du thyristor parasite contenu dans la structure interne de l'IGBT.

1. Effet du vieillissement de la métallisation sur un court-circuit

Pour mettre en évidence les effets du vieillissement de la couche de métallisation de la puce IGBT considérée, nous avons utilisé le modèle électrothermique d''IGBT présenté au chapitre III de ce manuscrit. Dans un premiers temps, le composant est considéré avec une couche de métallisation non vieillie de conductivité électrique σ_0 (cf. chapitre III). Dans un second temps, le vieillissement est considéré à travers la détérioration de sa conductivité électrique (σ_0 / 2). En effet, des précédents travaux ont démontré que la conductivité électrique de la couche de métallisation supérieure peut être réduite d'un facteur supérieur à 2 après vieillissement du composant IGBT en régimes extrêmes de court-circuit répétitif, voir figure (IV.12) [Pie10, Pie11, Ara08a, Ara08b]. Cette métallisation d'émetteur, assimilée à une couche d'aluminium de 3 µm d'épaisseur avec une aire égale à celle de la partie active de la puce de silicium présente à l'état initial (avant vieillissement), une conductivité électrique de $\sigma_0 = 38\times10^6$ S m^{-1}. Après vieillissement, la conductivité électrique de la couche de métallisation a été prise à 19×10^6 S m^{-1} pour se rapprocher des observations expérimentales.
Dans le chapitre III, nous avons présenté la détermination du réseau de résistances équivalent à la métallisation de la puce obtenue par l'identification via un modèle éléments finis dont les nœuds correspondent aux électrodes d'émetteurs des macro-cellules IGBT. Pour des raisons de simplification, le vieillissement de la métallisation est supposé uniforme. En fait, le vieillissement de cette couche devrait dépendre des variations de température locale et donc être non uniforme. Les effets liés à la nonuniformité du vieillissement de la métallisation ne sont pas pris en compte dans ces simulations.

1.1. Effets sur le courant total de court-circuit (IC)

Le niveau de courant de court-circuit (I_C : somme des composantes des courants de court-circuit traversés par chaque macro-cellule) dans l'IGBT doté d'une métallisation "vieillie" est comparé à celui qui traverse l'IGBT à la métallisation "non vieillie" en figure (IV.15).




Fig IV. 15 Effet du vieillissement de la métallisation sur les distributions de courant de l'IGBT NPT (SGP30N60 30A / 600 V)

La diminution de résistivité de la métallisation, représentant son vieillissement, entraine une réduction significative du niveau de courant de court-circuit par rapport à la situation non vieillie.
Ainsi comme cela avait déjà été observé expérimentalement dans [Ara08a, Ara08b], nos résultats confirment le fait que les niveaux de courant de court-circuit ont tendance à baisser avec le vieillissement de la couche de métallisation.

1.2. Effet sur les distributions de courant

La figure (IV.16) présente l'évolution des formes d'onde de courant de court-circuit qui traverse chaque macro-cellule du composant.
Le graphique du haut de cette figure concerne le cas d'un IGBT "non vieilli" alors que celui du bas montre celui "vieilli".
Comme attendu, nous observons que la macro-cellule la plus proche du contact de bonding voit un niveau courant de court-circuit plus élevé comparé à ceux traversant les macro-cellules les plus éloignées du contact bonding. On observe également que le niveau de courant de court-circuit passant dans les macro-cellules diminue progressivement avec la distance par rapport à la position du contact de fil de bonding sur la métallisation. Avec le vieillissement, cet effet est amplifié. Le niveau du courant dans la cellule directement en contact avec le fil de bonding reste inchangé alors qu'avec l'éloignement du contact, la dispersion des niveaux de courant s'agrandit.




Fig IV.16 Effet de la position du contact bonding et du vieillissement de la métallisation sur les distributions de courant l'IGBT

Ces effets peuvent être expliqués à l'aide des distributions des tensions grilles appliquées et représentés sur la figure (IV.17).

On y observe ainsi le même comportement que celui observé sur les niveaux de courant de court-circuit de chaque macro-cellule. La macro-cellule la plus proche du contact bonding présente une tension grille-source la plus proche de la tension appliquée (15 V). Avec la distance au contact de bonding, la tension grille-source diminue progressivement à cause de la faible dépolarisation due à la résistance d'accès entre le contact du bonding et la cellule considérée lorsqu'elle est parcourue par le courant de court-circuit correspondant.

Cette distribution de résistance, d'accès dans le circuit de grille est ainsi responsable de la répartition de la tension grille-source (V_{gs}) dans le composant IGBT, observée sur la figure (IV.17), lorsque l'IGBT est parcouru par le courant de court-circuit. La conséquence de cette répartition est celle observée dans les distributions de courants de la figure (IV.16).

Par ailleurs, on observe que le vieillissement de la métallisation accentue cet effet. En effet, un étalement plus important des distributions de courant de court-circuit et tension grille-source est observé dans les graphiques du bas des figures (IV.16 & IV.17). Cela peut s'expliquer par l'augmentation de la résistance d'accès dans le circuit de grille de chaque macro-cellule, une augmentation liée au vieillissement de la couche de la métallisation supérieure.




Fig IV.17 Effet de la position du contact bonding et du vieillissement de la métallisation sur les distributions de tension grille-sources de l'IGBT

1.3. Effet sur les distributions de température

Les distributions de la température du composant IGBT sont présentées en figure (IV.18) dans laquelle le graphique du haut concerne le composant IGBT "non vieilli" tandis que celui du bas est dédié au cas IGBT "vieilli".
A la fin du court-circuit, on peut observer que durant l'opération, la température s'élève de 20°C (valeur initiale) jusqu'à 180°C à 215°C suivant la distance des macro-cellules au contact de bonding. La cellule la plus proche du contact de bonding étant la plus chaude et les niveaux de température diminuant avec l'éloignement de ce contact.

Ces distributions de température suivent naturellement les distributions de courant. En effet, comme nous l'avons déjà évoqué au chapitre I, les distributions de température sont intimement liées aux distributions de courant à la surface de la métallisation et réciproquement. Ces résultats de simulation vont ainsi dans ce sens.
Il est à noter que ces observations montrent que le vieillissement de la métallisation n'a pas d'effets sur la macro-cellule la plus proche du contact bonding. En effet, le niveau de courant de court-circuit est quasi identique dans les deux cas de figure (IGBT vieilli et non vieilli). Le vieillissement accentue la répartition de température en augmentant le gradient de température, donc les inhomogénéités sur la puce entre la cellule la plus chaude (proche du contact) et celle la plus froide (la plus éloignée du contact), conformément aux niveaux de courant correspondants.




Fig IV.18 Effet de la position du contact bonding et du vieillissement de la métallisation sur les distributions de température de l'IGBT

2. Application au phénomène de latch-up dynamique

Comme déjà évoqué plus haut, dans la littérature [Lef05, Ara08], il a été démontré que lorsque les dispositifs IGBT sont soumis à des régimes répétitifs de court-circuit, un mécanisme cumulatif préjudiciable a lieu et conduit par des effets de vieillissement progressif à une destruction du composant l'IGBT. Cette défaillance a été observée expérimentalement et il ressort que celle-ci apparaît systématiquement lors de la phase de blocage de l'IGBT, pendant le dernier cycle de court-circuit sous forme d'un latch-up dynamique. Nous nous proposons par le biais de simulations numériques, d'une part, de montrer que le latch-up dynamique est susceptible d'apparaitre dans ces conditions, c'est-à-dire, précisément à l'ouverture de l'IGBT. D'autre part nous analysons l'impact du vieillissement de la couche de métallisation sur l'apparition de ce phénomène. L'objectif étant de vérifier si l'état de dégradation de la métallisation supérieure de la puce IGBT, observé expérimentalement peut être à l'origine de la défaillance en latch-up.

Pour cela, une première étape a consisté à rechercher les conditions seuils qui font apparaître le phénomène de latch-up dynamique pour le composant IGBT doté d'une métallisation non vieillie. Nous verrons que c'est une valeur seuil de l'inductance parasite L_p qui permettra d'atteindre ces conditions. La seconde étape va consister, à simuler dans les mêmes conditions l'IGBT dont la métallisation est "vieillie". Cela va nous permettre de voir dans quel sens le vieillissement de la métallisation va influencer le seuil d'apparition du latch-up dynamique. En d'autres mots, nous espérons voir si le vieillissement va favoriser ou au contraire empêcher l'apparition du latch-up.

La mise en situation critique d'apparition de latch-up, de l'IGBT initial s'est effectuée par ajustement des valeurs de l'inductance parasite (L_p) du circuit d'alimentation. En effet, dans la littérature, comme nous l'avons souligné au chapitre I et III, il est montré qu'il existe une dépendance entre l'inductance parasite et la tension collecteur-émetteur en commutation (cf. équation (E.IV.1)). Cela a été confirmé

par les résultats de simulations issus de notre modèle. En effet, comme illustré en figure (IV.19), des formes d'ondes de courant total de court-circuit qui traverse le dispositif ont été obtenues par simulation pour différentes valeurs d'inductance parasite (L_p). Ainsi, pour une valeur d'inductance parasite relativement faible (L_p = 10 nH), la surtension liée à la présence de l'inductance (L_p) lors de la coupure du composant est relativement moins importante et ne permet pas de provoquer le déclenchement des éléments parasites internes de l'IGBT. D'un point de vue physique, la chute de tension latérale (V_{lat}) aux bornes de la résistance de shunt (R_{sh}) résultant de la composante de courant de trous (I_p) dans la region P-body et en provenance du collecteur P+ n'est pas suffisante (Vlat < 0.6 V, inférieure au seuil de conduction de la jonction P/N). Cette chute de tension n'est donc pas assez elevée pour polariser en direct la jonction P/N responsable du déclenchement du transistor bipolaire NPN parasite de l'IGBT. Dans ces conditions, le régime de court-circuit est bien supporté par le composant et aucune défaillance du composant n'a été relevée (courbe rouge).




Fig IV.19 Courant du collecteur (I_C) pour différentes valeurs d'inductance parasite (L_p=10 nH, 30 nH et 120 nH)

Pour des valeurs d'inductance parasite suffisamment élevées (au-delà de L_p=30nH), les simulations montrent qu'au moment du blocage de l'IGBT, le courant de collecteur total de court-circuit (I_c) commence par décroitre avant de croitre brusquement et finir en latch-up. Ici, nous avons une valeur d'inductance parasite suffisamment grande pour déclencher le transistor bipolaire NPN parasite de l'IGBT. Dans ces conditions, les formes d'ondes de courant de court-circuit, issues de ces simulations et visibles en figure (IV.19), ressemblent à celles obtenues en figure (IV.10). Cela illustre la destruction de l'IGBT en court-circuit lors de la phase de blocage au dernier court-circuit. Dans le cas d'une très grande valeur d'inductance parasite (L_p = 120 nH), la tendance est encore plus marquée. En effet, la littérature (cf. chapitre I) ainsi que les résultats de simulation précédents, donnés en figure (IV.19) relèvent à la coupure, des différences entre la dynamique du courant de trous dans la résistance de shunt et celle du courant d'électrons en provenance du canal du MOSFET interne de l'IGBT. Cela est confirmé par les formes d'ondes de courant de trous obtenues par simulation pour différentes valeurs d'inductances parasite (L_p) et visibles figure (IV.20). La dynamique de courant total de court-circuit en première approximation, est la résultante de la dynamique de la composante du courant de trous et celle du courant des électrons comme le montre la relation ci-dessous (cf. chapitre I).

$$I_C = I_p + I_{MOS} \qquad \text{E.IV. 2}$$




Fig IV.20 Courant de trous Ip pour différentes valeurs d'inductance parasite (L_p=10 nH, 30 nH, et 120 nH)

Ces résultats montrent que pendant la coupure, les évolutions des formes d'ondes de courant de collecteur (I_C) et de courant de canal (I_{MOS}) ont des dynamiques légèrement différentes en transitoire. En effet, en transitoire, le courant d'électrons (I_{MOS}) commute plus rapidement que le courant de collecteur et par conséquent un apport supplémentaire de courant de trous (I_p) en provenance du collecteur P+ ou généré dans la zone de charge d'espace peut apparaître pour compenser la composante du courant d'électrons (I_{MOS}) comme le montre la figure (IV.20) en accord avec [Alp06]. La conséquence est un accroissement du transit latéral de ces trous dans la région de drift (P-body) responsable de la chute de tension latérale aux bornes de la résistance ohmique (Rsh) de cette région. Cette situation est susceptible de polariser la jonction (N / P) si ce flux de trous devient important [Boc05].

En outre, pour rappel, ces résultats de simulation révèlent aussi qu'il n'y a pas d'apparition du phénomène de latch-up pour des valeurs d'inductances parasites relativement faibles, mais que celui-ci se produit pour des valeurs d'inductance parasite plus importantes. C'est notamment le cas pour les valeurs d'inductance parasites supérieures ou égales à 30 nH (L_p = 30 nH) comme illustré en figure(IV.21) dans laquelle on peut voir la destruction du dispositif de puissance en commutation par latch-up du courant total de court-circuit pendant l'ouverture.




Fig IV.21 Destruction de l'IGBT non vieilli (L_p = 30nH)

Il est intéressant de noter que le latch-up touche toutes les macro-cellules du composant IGBT initial doté d'une métallisation non vieillie pour des valeurs d'inductances parasites supérieures ou égales à 30 nH, comme l'illustre la figure (IV.22).




Fig IV.22 Destruction du composant par latch-up de toutes les macro-cellules de l'IGBT

En effet, dans cette figure, on observe que toutes les macro-cellules du dispositif sont détruites par latch-up pendant la coupure du court-circuit.

Ces résultats de simulation confirment les observations expérimentales réalisées dans [Lef05, Ara08]. Et à notre connaissance, c'est la première fois que ces observations expérimentales sont confirmées numériquement.

Ces résultats de simulation nous ont amenés à envisager l'existence d'une valeur intermédiaire (seuil) d'inductance parasite comprise entre (L_p = 10 nH et L_p = 30 nH) pour laquelle certaines macro-cellules du composant seraient touchées par le latch-up et d'autres non. En effet, L_p= 10 n H représente la valeur d'inductance parasite pour laquelle aucune macro-cellule du composant n'est touchée par le phénomène de latch-up, alors que la valeur L_p = 30 nH est celle qui correspond au latch-up de toutes les macro-cellules. Donc, il devrait être possible de trouver une valeur intermédiaire de L_p, qui place le composant non vieilli dans des conditions critiques (seuils) d'apparition de latch-up dans laquelle les macro-cellules du composant ne se comportent pas toutes de la même manière lors de la phase de blocage du composant. Dans ces conditions critiques certaines d'entre elles peuvent présenter le phénomène de latch-up et d'autres pas.

Cette condition de court-circuit "critique" (ou seuil) a été trouvée pour une valeur d'inductance parasite de L_p = 20 nH. La figure (IV.23) montre que certaines des macro-cellules commencent à partir en latch-up tandis que d'autres commutent normalement.
Dans ces conditions « critique », et à l'aide d'une puce IGBT dotée d'une métallisation vieillie et soumise à un court-circuit, on peut suivre les évolutions des formes d'onde de courant de court-circuit qui traverse chacune de ses macro-cellules en particulier leur comportement à l'ouverture.




Fig IV.23 Condition de court-circuit "critique" (ou seuil) obtenue pour L_p = 20 nH

Ainsi nous avons simulé le composant IGBT doté cette fois-ci d'une métallisation vieillie dans les conditions strictement identiques que celles de la figure (IV.23). Seul donc l'état physique de la couche de métallisation a varié. Cela va nous permettre de voir si le vieillissement de cette couche de métallisation a un impact sur l'apparition ou non du latch-up.
Les résultats de simulation préliminaires illustrés en figure (IV.24) montrent que dans des conditions de simulation strictement identiques que celles de la figure (IV.23), il n'y a pas de latch-up du composant vieilli. Toutes les macro-cellules de l'IGBT vieilli ont tendance à commuter normalement le court-circuit.




Fig IV.24 Condition de court-circuit « critique » appliquée à une puce d'IGBT dotée d'une puce vieillie

Ces premiers résultats de simulations semblent indiquer que le vieillissement de la métallisation n'est pas responsable de la défaillance par latch-up dynamique observée au dernier cycle de court-circuit répétitif. Néanmoins, ces résultats préliminaires doivent être confirmés par des travaux complémentaires d'analyse plus poussés.

IV. Conclusion

Les résultats des simulations montrent l'impact de la position relative du contact bonding à la surface de la métallisation sur les distributions de température et de courant. En effet, ces résultats relèvent que les niveaux de courant et de température sont plus importants autour des contacts de fils de bonding.
Il en ressort que le vieillissement de la métallisation supérieure accentue les inhomogénéités dans la répartition du flux de courant et de température dans la couche de la métallisation. Les résultats de simulations montrent la forte dépendance du comportement de courant du collecteur de l'IGBT vis à vis des valeurs de l'inductance parasite en commutation et en particulier lors de la phase de blocage.
Nos travaux ont également permis de mettre en évidence et confirmer le mode de défaillance par latch-up dynamique observé expérimentalement dans un IGBT en court-circuit-répétitif lors de la phase de blocage du composant au dernier cycle. Ce résultat est très important car c'est la première fois, à notre connaissance, que ce mode de défaillance est confirmé numériquement. En outre, les résultats numériques suggèrent que le vieillissement de la métallisation supérieure de la puce IGBT n'est à priori pas à l'origine de l'apparition de cette défaillance. Néanmoins, ces résultats préliminaires doivent être confirmés par d'autres analyses plus poussées.

Conclusion Générale et Perspectives

Les travaux réalisés durant cette thèse ont porté sur l'impact du vieillissement sur le comportement électrothermique des composants de puissance. Il a été notamment question de l'étude des effets de la dégradation de la métallisation d'émetteur des puces IGBT sur la répartition de courant et de température dans la puce.
Dans cette optique, j'ai réalisé des caractérisations électriques de puces de puissance (IGBT et diodes) ayant subies des microsections. Cette approche originale a permis de démontrer pour la première fois que les dispositifs semi-conducteurs de puissance, en particulier ceux à grille isolée comme les IGBT peuvent être polarisés et rester fonctionnels après avoir subis des microsections. La caractérisation des distributions verticales de température sur les surfaces de microsections grâce à la spectroscopie micro-Raman a permis de mettre en évidence les gradients de température de ces puces de puissance en fonctionnement. Cette approche expérimentale a permis de vérifier la faisabilité de caractérisations de grandeurs thermiques et mécaniques sur des microsections de puces de puissance en fonctionnement.

L'étude réalisée par simulation du modèle électrothermique distribué de puce IGBT a démontré que la dégradation de la métallisation d'émetteur réduit de façon significative le niveau de courant total de collecteur (I_C) mis en jeu lors d'un court-circuit d'une puce IGBT. Même si cela reste à confirmer par des travaux complémentaires, cette étude semble démontrer aussi que le vieillissement de la métallisation d'émetteur de puce IGBT n'est pas à l'origine de l'apparition du latch-up dynamique. Ce mode de défaillance a été observé expérimentalement lors de vieillissement d'IGBT par répétition de courts-circuits.

Nos résultats expérimentaux ouvrent des perspectives très intéressantes en offrant un large champ d'investigation par des techniques de caractérisation de pointe issues de la micro électronique et qui pourront être utilisées ou adaptées au domaine de l'électronique de puissance. Il sera ainsi possible de caractériser les distributions de contraintes mécaniques qui ont un impact non négligeable dans les performances électriques de composants de puissance. Une voie non abordée dans ces travaux, mais exploitable grâce à l'approche de microsection et au µ-Raman, serait de suivre l'évolution des répartitions des contraintes mécaniques sur des échantillons sous polarisation afin de mieux cerner leurs effets. Ces travaux d'expérimentation sur les microsections nécessitent cependant de mettre en œuvre des modèles de correction des effets de la coupe et de la perturbation en termes de conditions aux limites.

Par ailleurs, il serait intéressant de poursuivre les travaux de modélisation réalisés dans cette thèse, en remplaçant la composante thermique qui nous a limité par ses longs temps de calcul, par un modèle thermique réduit. En effet, les techniques de réduction de modèles, à partir de modèles complexes éléments finis, permettent de tenir compte de géométrie et de conditions plus réalistes.

Les premiers résultats concernant le phénomène de latch-up dynamique semblent disculper le vieillissement de la métalisation de la puce. Si ces résultats continuaient à se confirmer, il faudra envisager de suivre d'autres paramètres liés à d'autres dégradations comme par exemple celle de l'oxyde de grille. En revanche, si l'impact du vieillissement de la métallisation est avéré, une des solutions serait d'opter pour une métallisation d'émetteur de cuivre déjà mise en oeuvre dans la technologie INFINEON.xt.

Références

[Amm98] A. Ammous, «Modélisation électrothermique de l'I.G.B.T (Transistor Bipolaire à Grille Isolée) : Application à la simulation du court-circuit », Thèse de doctorat, INSA de Lyon, pp. 237, France, Octobre (1998).

[Amm99] S. G. Ammous, B. Allard, H. Morel, "Choosing a Thermal Model for Eiectrothermal Simulation of Power Semiconductor Devices," IEEE transactions on Power Electronics, vol. 14, (1999). P. 300 – 307.

[Amm02] A. Ammous., M. Hervé, A. Bruno, et al., "Developing an equivalent thermal model for discrete semiconductor packages". International Journal of Thermal Sciences, vol. 42, (2002). P. 533–539.

[Ans12] ANSYS mechanical APDL Low-Frequency Electromagnetic Analysis Gide" Release 14.5 (2012) ANSYS, Inc. Southpointe October 2012 275 Technology Drive Canonsburg, PA 15317

[Ans13] Logiciel de simulation en conception mécanique et analyse avancée et multi physique. http://www.cetim.fr/Logiciels/Ansys-logiciel-analyse-mecanique-et-calcul-par-elements-finis

[Auf11] N. Auffray, M. Bonnet, S.Paganno, « Identification de sources de chaleur dans le contexte de la thermographie infrarouge ». 10eme colloque National en Calcul des Structures, Giens, (2011).

[Ala98] J. K. S. O. Alali, J.J. Charlot, "Self hetaing effects in Mos circuits: Spice simulation using VHDL-AMS modeling " in 5th inter. Conf. MIXDES'98, 1998, pp. 199-203.

[Alp06] A. Akdag "SOA in High Power Semiconductors" IAC, October 2006, Tampa, USA. (ABB Switzerland Ltd). P. 1473 – 1477.

[Ara08a] M. Arab, S. Lefebvre , Z. Khatir, et al., "Investigations on ageing of IGBT transistors under repetitive short-circuits operations". PCIM; (2008)

[Ara08b] M. Arab, S. Lefebvre, Z. Khatir, S. Bontemps, "Experimental Investigations of Trench Field Stop IGBT under Repetitive Short-Circuits Operations", Proc. of Power Electronics Specialist Conference, p.4355-4360, (2008), Rhodes, Greece.

[Avr08] S. Avril, M. Bonnet, A.S. Bretelle., et al., "Overview of identification methods of mechanical parameters based on full-field measurements". Exp. Mech. 48, 381–402 (2008)

[Axe93] V. Axelrad, J. G. Rollins, S. J. Motzny, "Current filamentation and thermal instability in a power BJT array cell". In: Solid state device research conference ESSDERC '93 Proceedings; (1993). p. 339–42.

[Azz97] S. Azzopardi, J. M. Vinassa, C. Zardini "Investigations on the Internal Physical Behaviour of 600V Punch-Through IGBT under Latch-up at High Temperature" ESSDERC (1997)

[Bal87] B. J. Baliga, "Modern power devices", New York, John Wiley & Sons, (1987). pp. 476

[Bal96] B. J. BALIGA « Power semiconductor devices », pp. 426-488, PWS Publishing Company, Boston, (1996).

[Bar99] J. Barbillat, D. Bougeard, G. Buntinx, et al., "Spectrométrie Raman". Techniques de l'Ingénieur, vol. P 2 865, (1999).

[Bat02a] A. J. P. W. Batty , C. E. Christoffersen, S. David , and al., “Fully Analytical Compact Thermal Model of Complex Electronic Power Devices and Packages in Coupled Electrothermal CAD”, in 13th workshop on physical simulation of semiconductor devices, (2002).

[Bat02b] C. E. C. W. Batty, B. A. Yakovlev, et al., "Global Coupled EM–Electrical– Thermal Simulation and Experimental Validation for a Spatial PowerCombining MMIC Array". IEEE transactions on microwave theory and techniques, (2002).

[Bee07] T. Beechem, S. Graham, S. P. Kearney, et al., “Simultaneous mapping of temperature and stress in microdevices using micro-Raman spectroscopy” , Rev. Sci. Instrum. 78, 061301 (2007);

[Bee08] T. Beechem, A. Christensen, S. Graham et al., “Micro-Raman thermometry in the presence of complex stresses in GaN devices”. Journal of Applied physics, vol 103, Issue 12, (2008)

[Bel09] Y. Belmehdi, S. Azzopardi, A. Benmansour, et al., « Uni-axial mechanical stress effect on Trench Punch through IGBT under short-circuit operation». Microelectronics Reliability 49 (2009) 1398–1403

[Bel10] Y. Belmehdi, S. Azzopardi, J. Deletage et al., «Experimental electro mechanical static characterization of IGBT bare die under controlled temperature ». Microelectronics Reliability 50 (2010) 1815–1821.

[Ben07] A. Benmansour, S. Azzopardi, J. C. Martin, E. Woirgard “A step by step methodology to analyze the IGBT failure mechanism under short circuit and turn-off inductive conditions using 2D physically based simulation”. Microelectronics reliability 47 (2007) 1800-1805.

[Ben08] A. Benmansour «Contribution à l’étude des mécanismes de défaillances de l’IGBT sous régimes de fortes contraintes électriques et thermiques ». Thèse (2008) Université de Bordeaux.

[Bes89] K. Besbes, “Contribution à la modélisation comportementale des composants de puissance en commutation”. Thèse de doctorat de l’Institut National des Sciences Appliquées de Lyon, pp. 135, France, (1989).

[Bla91] D. Blackburn, «Failure mechanisms and nondestructive testing of power bipolar and MOS gated transistors». Proc. Of EPE (1991), pp 0.252-0.256.

[Bli81] A. Blicher, «Field-Effect and Bipolar Power Transistor Physics». New-York: Academic, pp. 312, (1981).

[Boc05] B. Bock «Switching IGBT in parallel connection or with elarged commutation in inductance». Thesis submitted to the faculty of Electrical- and Computer Engineering of the Ruhr-University, Bochum (2005).

[Bon04] G. Bonnet, P. Austin, J. L. Sanchez «New distributed model of NPN IGBT dedicated to power circuits design». Microelectronics Reliability 44(2004) 78-88

[Bos01] O. Bostrom “Wafer shape control-Study of the reactivity in Ti/Al dual layers and its effect on the stress”. Thèse doctorale (2001). Université d’Aix-Marseille III.

[Bor00] T. Bordignon, “Modélisation comportementale adaptée à la conception de functions de puissance monolithique”. Thèse (2000) Institut National des Sciences Appliquées de Toulouse.

[Bou13] K. El Boubkari « Impact de la modélisation physique bidimensionnelle multicellulaire du composant semi-conducteur de puissance sur l'évaluation de la fiabilité des assemblages appliqués au véhicule ». Thèse (2013) Université Bordeaux 1.

[Bou12] K. El Boubkari et al., "2D finite elements electro-thermal modeling for IGBT: uni and multicellular approach". EuroSime (2012) Lisbonne.

[Bou08] M. Bouarroudj-Berkani «Etude de la fatigue thermo-mécanique de modules électroniques de puissance en ambiance de températures élevées pour des applications de traction de vehicules électriques et hybrides». Thèse (2008) Ecole Normale Supérieure de Cachan.

[Bri00] G. Breglio, N. Rinaldi, P. Spirito, "Thermal mapping and 3D numerical simulation of new cellular power MOS affected by electro-thermal instability". Microelectronics Journal, vol. 31, pp. 741–746, (2000).

[Bry06] T. A. Bryan, X. Kang, E. Santi, et al., "Two-step parameter extraction procedure with formal optimization for physics-baed circuit simulator IGBT and p-i-n Diode model" IEEE transaction on power electronics, vol 21 N°2 (2006)

[Bue03] M. J. Bueher, A. Hartmaier, "Atomistic and continium studies of crack-like, diffusion wedges and associated dislocation mechanisms in thin films on substrates". Journal of the mechanics and physics of solids. Volume 51,Issue 11-12 pp 2105-2125, (2003).

[Bus00] G. Busatto, et al., "Non-Destructive detection of current in Power Modules by means of magnetic measurements". Proceeding of IAS (2000), (5) p.2990-2995. G

[Bus03] G. Busatto, et al., "Non-destructive detection of current distribution in power modules based on pulsed magnetic measurement". Microelectronics Reliability, (2003)

[Cal95] F. Calmon, «Participation à l'étude du comportement électrothermique des IGBT (transistors bipolaires à Grille Isolée» Thèse de l'INSA Lyon intitulée, ISAL 0055, juillet (1995)

[Cas04] A. Castellazzi, H. Schwarzbauer, D. Schimitt-Landsiedel, "Analysis of Power MOSFET chips failed in thermal instability". Microelectronics Reliability 44 (2004) 1419-1424.

[Cas07] A. Castellazzi et al., "Electro-Thermal Model of a High-Voltage IGBT Module for Realistic Simulation of Power Converters". IEEE. Solid State Device Research Conference, ESSDERC. 37th European. (2007).

[Cas08] A. Castellazzi, M. Ciappa, "Novel simulation approach for transient analysis and reliable thermal management of power devices", Microelectronics Reliability, Vol. 48, pp. 1500–1504, (2008).

[Cha79] J. D. Chatelain, «Dispositifs à Semiconducteur ». Traité d'Electricité, d'Electronique et d'Electrotechnique, pp. 321, France Editions Georgi, (1979).

[Che00] J. Chen, M. Chan, I. De Wolf "Local stress measurements in packaging by Ramans pectroscopy". Electronics Packaging Technology. Proceedings of 3rd Conference, (2000).

[Che05] J. Chen, D Wolf, "Theoretical and experimental Raman spectroscopy study of mechanical stress induced by electronic packaging". Components and Packaging Technologies, IEEE Transactions on Vol 28, Issue: 3 (2005)

[Che06] Y. Chen, X. Cheng, Y. Liu, et al., "Modeling and Analysis of Metal Interconnect Resistance of Power MOSFETs with Ultra Low On- Resistance". Proceedings of The 18th ISPSD (2006), p81-84.

[Chi00] S. Chih-Chieh, “Failure dynamics of the IGBT during turn-off for unclamped inductive loading conditions”. Proc IEEE Trans Ind Appl (2000);36(2).

[Chi04] R. Chibante, A. Araújo, A. Carvalho, «A simple and efficient parameter extraction procedure for physics based IGBT models ». Proceedings of 11th International Power Electronics and Motion Control Conference (EPE-PEMC’04), Riga, Latvia, (2004).

[Cho95] R. S. Chokhawala, J. Catt, et L. Kiraly, «A discussion on IGBT short-circuit behavior and fault protection schemes ». IEEE Trans. Ind. Applicat., vol. 31, no. 2, Mar. /Apr. pp. 256–263, (1995)

[Cia00] M. Ciappa, “Some Reliability Aspects of IGBT Modules for high-power application” Thèse doctorale (2000). Swiss Federal Institute of Technology ZURICH

[Cia02] M. Ciappa, “Selected failure mechanisms of modern power modules”, Microelectronics Reliability 42, p. 653-667, (2002)

[Cod03] L. Codecasa, D. D'Amore, P. Maffezzoni, "Compact Modelling of Electrical Devices for Electrothermal Analysis". IEEE Trans. on circuits and systems-I, Vol.50, N°4, pp.465-476, (2003).

[Col90] N. B. Colthup, L. H. Daly, S. E. Wiberley, “Introduction to Infrared and Raman Spectroscopy”. Third Edition ed.: Academic Press, (1990).

[Cou43] R. L. Courant, “Variational Methods for the Solution of Problems of Equilibrium and Vibration”. Bulletin of the American Mathematical Society, 49 :1, 23, (1943)

[Cov97] P. Cova, M. Ciappa, G. Franceschini et al., “Thermal Characterization of IGBT Power Modules”. Microelectron. Reliability, Vol. 37, No. 10 (1997)

[Cze12] B. Czerny, M. Lederer, B. Nagl et al., “Thermo-mechanical analysis of bonding wires in IGBT modules under operating conditions”. Microelectronics Reliability 52 (2012) 2353–2357

[Dar04] D’Arcangelo E, Irace A, Breglio G, Spirito P. “Experimental characterization of temperature distribution on power MOS devices during unclamped inductive switching”. Microelectron Reliability, Vol. 44. (2004)

[Deb96] G. Deboy, G. Solkner, E. Wolfgang, W. Claeys, “Absolute measurement of transient carrier concentration and temperature gradients in power semiconductor devices by internal IR-laser deflection”. Microelectron. Eng., vol. 31, no. 1–4, pp. 299–307, Feb. (1996).

[Deh08] A. Dehbi, W. Wondrak, E.B. Rudnyi, U. Killat, P. van Duijsen, “Efficient Electrothermal Simulation of Power Electronics for Hybrid Electric Vehicle”, International Conference on Thermal, Mechanical and Multi-Physics Simulation and Experiments in Microelectronics and Micro-Systems, 2008, EuroSimE 2008.

[Deg99] R. Degraeve, B. Kaczer, G. Goeseneken, “Degradation and breakdown in thin oxide layers, mechanisms, models and reliability prediction”. Microelectronics Reliability 39-424 (1999).

[Deg98] Degraeve R, Groeseneken G, Bellens R, Ogier JL, Depas M, Roussel Ph, Maes HE. “New insights in the relation, between electron trap generation and the statistical properties of oxide breakdown”. IEEE Trans Elec Dev;45(4):904, (1998).

[Dia08] S. Diaham. «Etude du comportement sous haute température de matériaux polyimides en vue de la passivation de composants de puissance à semi-conducteur grand gap». Thèse (2008), Université Paul Sabatier.

[Dou04] A. Doukkali, S. Ledain, C. Guasch, J. Bonnet, "Surface potential mapping of biased pn junction with kelvin probe force microscopy: Application to cross-section devices". Appl. Surf. Sci., vol. 235, no. 4, pp. 507–512, Aug. (2004).

[Dup98] P. Dupuy, «Modèles thermiques et méthodologie d'analyse thermique pour circuits intégrés de puissance de type SmartPower». Thèse (1998) L.A.A.S- No d'ordre 449

[Dup07] L. Dupont, S. Lefebvre, M. Bouarroudj et al., «Failure modes on low voltage power MOSFETs under high temperature application». Microelectronics reliability vol 47, Issues 9-11, pp 1767-1772, (2007).

[Ebe05] C. Eberl. "Fatigue of Al Thin Films at Ultra High Frequencies". PhD thesis (2005)., Dissertation an der Universitat Stuttgart.

[Eck95] HG. Eckel, L. Sack, « Optimization of the short-circuit behavior of NPT-IGBT by the gate-drive », Proc. Of EPE Sevilla (1995), pp 2.213-2.218.

[Elm96] O. Elmazria «Caractérisation et simulation de l'IGBT dans le but d'optimiser ses performances au moyen d'irradiation par électrons» . Thèse (1996) Université de METZ.

[Fab06] P. Fabre, « Appareillage de thermographie industrielle », Techniques de l'ingénieur, Vol R 2750. (2006). EXERA. Commission technique de thermographie industrielle.

[Fat93] B. Fatemizadeh, D. Silber, "A Versatile Electrical Model For IGBT Including Thermal Effects". IEEE. PESC 24th, 85-92 (1993).

[Fat96] B. Fatemizadeh, G. Tchouangue, D. Silber, "User-optimized electro-thermal IGBT model for power electronic circuit simulation in the circuit simulator ELDO". In Proc. IEEE Appl. Power Electron. Conf. Expo—APEC, vol. 1, (1996), pp. 81–87.

[Foc10] J. Fock sui too « Caractérisation et Modélisation de composants IGBT Et diode PiN dans leur environnement thermique sévère lié aux applications aéronautiques » Thèse (2010) Université de Toulouse

[Fol04] H. Foll "Electronic Materials" (2013)…… from http://www.tf.univ-kiel.de/matwis/amat/elmat_en/index.html.

[Fra96] B. Fradin, "The Software for Conductive Fluxes and Temperature Fields Predictions". REBECA-3D. In 26th ICES, (1996).

[Fra98] B. Fradin, "The Thermal Conductive Solver for Microelectronics". REBECA-3D. Microelectronics Journal, vol. 29, (1998).

[Fre03] L. B. Freund, S. Sureh, "Stress, Defect Formation and Surface Evolution". Thin Film Materials. Cambridge University Press, Cambridge, United Kingdom, (2003).

[Fro82] H. J. Frost, M. F. Ashby, "Deformation Mechanisms Maps – The Plasticity and Creep of Metals and Ceramics". Pergamon Press, (1982).

[Fru06] O. Fruchier, «Etude du comportement de la charge d'espace dans les structures MOS : vers une analyse du champ électrique interne par la méthode de l'onde thermique». Thèse (2006) Université Montpellier II.

[Fuj01] H. Fujimori, M. Kakihana, K. Ioku et al., “Advantage of anti-Stokes Raman scattering for high-temperature measurements”. Applied Physics Letter (2001). Vol 79 N° 7,(937).

[Gal10] J. Le Gal «Intégration des fonctions de protection avec les dispositifs IGBT». Thèse (2010) Université Paul Sabatier (Toulouse III).

[Gao99] H. Gao, L. Zhang, W. Nix, et al., “Crack-like Grain Boundary Diffusion Wedges in Thin Metal Films”. Acta Mater. 47, 2865-2878 (1999). P. 2865–2878.

[Gao07] Y. Gao, N. Li, S. Guo, et al., «The Modeling and Parameters Identification for IGBT Based on Optimization and Simulation». LSMS 2007, LNCS 4688, pp: 628 -638, (2007)

[Ger10] L. Gerrer, M. Rafik, G. Ribes, et al., “Unified Soft Breakdown MOSFETs compact model: from experiments to circuit simulation”. Proc Esref (2010).

[Gla01] M. Glavanovics, H. Estl, A. Bachofner, “Reliable smart power system Ics for automotive and industrial applications, the Infineon smart multichannel switch family”, PCIM POWER ELECTRONICS CONFERENCE (2001). P. 263-268.

[Goe94] H. Goebel, «Unified method for modeling semiconductor power devices». IEEE Transactions on Power Electronics, Vol. 9, No. 5, pp: 497-505, September (1994).

[Gue99] J. Guerin, M. K. El Cheick, A. Bliek, et al., «Le comportement électrothermique de l’IGBT en court-circuit : modélisation et résultats expérimentaux», Phys. Stat. Sol. (a) 174, année (1999). P. *369*–388.

[Gur08] M. Gurfinkel, J. C. Horst, J. S. Suehle, et al.,” Time-Dependent Dielectric Breakdown of 4H-SiC/SiO2 MOS Capacitors”. IEEE transactions on device and materials reliability, vol. 8, no. 4, December (2008). P. 635 - 641.

[Gut99] C. E. C. Hector, M. Gutierrez, B. Michael, "An Integrated Environment for the Simulation of Electrical, Thermal and Electromagnetic Interactions in High- Performance Integrated Circuits". In IEEE 6th Topical Meeting on Electrical Performance of Electronic Packaging, (1999). P. 217-220.

[Gut03] B. Gutsmann, P. Kanschat, M. Münzer et al., «Repetitive Short-circuit Behaviour of Trench-Field-Stop IGBTs», Proc. Of PCIM Nuremberg (2003)

[Hab05a] W. Habra; P. Tounsi; J. M Dorkel , "Improved 3D-nonlinear compact modelling for power components". Thermal, Mechanical and Multi-Physics Simulation and Experiments in Micro-Electronics and Micro-Systems, 2005. EuroSimE (2005). Proceedings of the 6th International Conference on , vol., no., pp. 390- 393.

[Hab05b] W. Habra, P. Tounsi, J. M. Dorkel, “Advanced compact thermal modelling using VHDL-AMS”. THERMINIC'2006. Nice, Côte d’Azur, France, 27-29 September 2006. P. 225-228.

[Hab07a] W. Habra, P. Tounsi, P. Dupuy, et al. "New electro-thermal modeling tools for automotive power circuits design optimization". Bipolar/BiCMOS Circuits and Technology Meeting, (2007) BCTM '07. IEEE. P. 86-89.

[Hab05c] W. Habra, P. Tounsi, J. M. Dorkel, “Transient compact modelling for multi chips components”. THERMINIC (2005). P. 129-134.

[Hab07b] W. HABRA, «Développement de Modèles Thermiques Compacts en Vue de la Modélisation Electrothermique des Composants de Puissance». Thèse (2007) de doctorat, LAAS- Toulouse III. P.116.

[Ham97] Hamidi et al., “Reliability of high power IGBT modules testing on thermal fatigue effects due to traction cycles”. Proceeding EPE (1997). P. 118-123. Conference, Trondheim, Norway.

[Ham13] Simulateur «hAMSter» un simulateur gratuit, de SIMEC http://www.theoinf.tu-ilmenau.de/~twangl/VHDL-AMS_online_en/Home.html

[Han00] G. Hanreich, J. Nicolics, L. Musiejovsky, “High resolution thermal simulation of electronic components”. Microelectronic Reliability (2000). P. 2069–2076.

[Hec99] C. E. C. Hector, M. Gutierrez, B. Michael, "An Integrated Environment for the Simulation of Electrical, Thermal and Electromagnetic Interactions in High-Performance Integrated Circuits". In IEEE 6th Topical Meeting on Electrical Performance of Electronic Packaging, (1999). P. 217-220.

[Hef88] A. R. Hefner, D. L. Blackburn, «An Analytical Model for the Steady-State and Transient Characteristics of the Power Insulated-Gate Bipolar Transistor». Solid-state Electronics, Vol. 31, No. 10, (1988). P. 1513-1532.

[Hef90a] A. R. Hefner, «An Improved Understanding for the Transient Operation of the Power Insulated Gate Bipolar Transistor (IGBT)». IEEE Transactions on Power Electronics, Vol. 5, No. 4,(1990). P. 459-468.

[Hef90b] A. R. Hefner, «Analytical Modeling of Device-Circuit Interactions for the Power Insulated Gate Bipolar Transistor (IGBT)». IEEE Transactions on Industry Applications. Vol. 26, No 6, (1990). P. 995-1005.

[Hef91a] A. R. Hefner, «An Investigation of the Drive Circuit Requirements for the Power Insulated Gate Bipolar Transistor (IGBT)». IEEE Transactions on Power Electronics, Vol. 6, No. 2, (1991). P. 208–219.

[Hef91b] A. R. Hefner, D. M. Diebolt, «An Experimentally Verified IGBT Model Implemented in the Saber Circuit Simulator». Power Electronics Specialists Conference, PESC’91 Record, 22th Annual IEEE, Cambridge, (1991). P. 10-19.

[Hef92] A. R. Hefner, «A Dynamic Electro-Thermal Model for the IGBT». Industry Applications Society Annual Meeting, Conference Record of the IEEE, Vol. 1, (1992). P.1094-1104.

[Hef93] A. R. Hefner, C. Su Mitter, D.Y. Chen, F. C. Lee, « Insulated Gate Bipolar Transistor (IGBT) Modeling Using IG-Spice ». IEEE Transactions on Industry Applications, Vol. 30, No. 1, (1993). P. 24-33.

[Hef94a] A. R. Hefner, «A Dynamic Electro-Thermal Model for the IGBT». IEEE Transactions on Industry Applications, Vol. 30, No. 2, 1994. P. 394-405.

[Hef94b] A. R. Hefner, D. M. Diebolt, « An Experimentally Verified IGBT Model Implemented in the Saber Circuit Simulator », IEEE Transactions on Power Electronics, Vol. 9, No. 5, (1994). P. 532-542.

[Hef94c] A. R. Hefner, D. L. Blackburn, “Thermal component models for electro-thermal network simulation”. IEEE Trans. Comp., Packag.,Manufact. Technol., vol. 17, 1994. P. 413.

[Hef10] A. Hefner, P. McCluskey, “Electro-thermal-mechanical Simulation and Reliability for Plug-in Vehicle Converters and Inverters”. Project ID # APE 026, (2010) Annual Merit Review, Vehicle Technologies Program.

[Heu93] K. Heumann, M. Quenum, «Second Breakdown and latch-up behavior of IGBTs. EPE (1993). P. 301-305.

[Hne12] A. Hneine «Approche de modélisation distribuée appliquée aux composants semi-conducteurs bipolaires de puissance en VDL-AMS. Applicataion à la diode de puissance et à l'IGBT». Thèse (2012) Université de Toulouse III.

[How70] P. L. Hower, V.G.K. Reddy, "Avalanche injection and second breakdown in transistor". IEEE Trans electrons devices, (1970) (38) p.303-309

[Hsu96a] J. T. Hsu, L. Vu-Quoc, «A Rational Formulation of Thermal Circuit Models for Electrothermal Simulation-Part I: Finite Element Method». IEEE Transactions on Circuits and Sysrems-I: Fundamental Theory and Applications, pp: 721-732, Vol. 43, No. 9, (1996).

[Hsu96b] J. T. Hsu, K. Ngo, «Behavioural modeling of the IGBT using the Hammerstein Configuration». IEEE transactions on Power Electronics, Vol. 11, No. 6, pp: 746- 154, (1996)

[Hu91] S. M. Hu "Stress-related problems in silicon technology". Journal of Applied Physics 70 (6) (1991) R53–R79

[Hua07] V. Huard, C. Parthasarathy, N. Rallet, et al., "New characterization and modeling approach for NBTI degradation from transistor to product level". IEEE int. conf. Dev.Mee.797 (2007)

[Ibra07] T. Ibrahim, B. Allard, H. Morel, et al., "VHDL-AMS model of IGBT for electro-thermal simulation". EPE Conf., Aalborg, (2007)

[Ibra09] T. Ibrahim, «contribution au développement de modèles pour l'électronique de puissance en VHDL-AMS». Thèse (2009) de l'I.N.S.A. de Lyon.

[Ics07] IEEE Computer Society, "IEEE Standard VHDL Analog and Mixed-Signal Extensions", IEEE Std 1076.1™ -2007, pp. 342, New York-USA, (2007)

[Igi01a] P. M Igic, P. A Mawby, M. S Towers, "Physics-Based Dynamic Electro-Thermal Models of Power Bipolar Devices (PiN Diode and IGBT)". Power Semiconductor Devices and ICs, ISPSD '01. Proceedings of the 13th International Symposium on (2001). P. 381-384.

[Igi01b] P. M Igic, P. A Mawby, M. S Towers, "New Physics-Based Compact Electro-Thermal Model of Power Diode Dedicated to Circuit". IEEE. Circuits and Systems, ISCAS, International Symposium on. (2001)

[Igi02] P. M. Igic, P. A. Mawby, M. S. Towers et al., "Thermal Model of Power Semiconductor Devices for Electro-Thermal Circuit Simulations". IEEE Microelectronics, 23rd International Conference on, vol.1, 171-174, (2002).

[Igi04] P. M. Igic, M. S. Towers, P. A. Mawby, "A 2D physically based compact model for advance power bipolar devices". Microelectronics Journal, no. 7, vol.35, pp. 591- 594, (2004).

[Ike07] S. Ikeda, T. Shimada, M. Kiguchi, et al., "Visualization of induced charge in an organic thin-film transistor by cross-sectional potential mapping". J. Appl. Phys., vol. 101, no. 9, pp. 094 509-1–094 509-8, May (2007)

[Ing96] I. De Wolf, H. E. Maes, J. K. Stephen, "Stress measurements in silicon devices through Raman spectroscopy: Bridging the gap between theory and experiment". Journal of Applied physics, vol 79, Issue 9, (1996). P. 7148.

[Ira05] A. Irace, G .Breglio, P. Spirito, et al., “Reliability enhancement with the aid of transient infrared thermal analysis of smart Power MOSFETs during short circuit operation”. Microelectronics Reliability, Vol. 45, (2005), pages 1706-1710.

[Ira07] A. Irace, G. Breglio, P. Spirito, "New developments of THERMOS3, a tool for 3D electro-thermal simulation of smart power MOSFETs". Microelectronics Reliability, Vol. 47, pp. 1706–1710, (2007).

[Ira12] A. Irace, “Infrared Thermography application to functional and failure analysis of electron devices and circuits”. Microelectronics Reliability Volume 52, Issues 9–10, (2012)

[Ish04] M. Ishiko, K. Hotta, S. Kawaji, et al., “Investigation of IGBT turn-on failure under high applied voltage operation”. Microelectronics Reliability, Volume 44, Issues 9-11, September-November, pp. 1431-1436, (2004)

[Ish06] M. Ishiko, M. Usui, T. Ohuchi, et al., “Design concept for wire-bonding reliability improvement by optimizing position in power devices”. Microelectronics Journal 37 (2006) 262-268.

[Ise00] Integrated Systems Engineering AG (ISE), “Modeling of Semiconductor Technology, Devices and Systems”, Zurich, Suisse, Release 7.0. (2000)

[Iwa01] H. Iwamoto, H. Kondo, Y. Yu, et al., “Turn-off behaviour of epitaxial planar and trench gate IGBTs and nonepitaxial planar gate IGBT under hard and soft switchings”. IEEE Proceedings Electric Power Applications, vol. 148, N°5, (2001).

[Iwa99] H. Iwamoto, M. Tabata, H. Takahashi, et al., “A new 1200V PT IGBT Module using Trench Gate structure and Local Life Time Control”. EPE, Lausanne, (1999).

[Iwa12] Y. Iwahashi et al., “Analysis of current distribution on IGBT under unclamped inductive”. Proc 23th ESREF (2012) 2430-3.

[Jan01] J. Janík, A. Kromka, “Raman Spectroscopy- A Powerful Analytical Technique for Microelectronic Industry”. Journal of Electrical Engineering, (2001). Vol 52, N° 3-4, 101-103

[Jen95] F Jensen, “Electronic component reliability”. Wiley N.Y. 1995.

[Jua88] C. B. Juang, L. Finzi, C. J. Bustamante, “Design and application of a computer controlled confocal scanning differential polarization microscope”. Rev. Sci. Instrum. 59, 2399 (1988).

[Kac00] B. Kaczer, R. Degraeve, N. Pangon, et al., «The influence of elevated temperature on degradation and lifetime prediction of thin silicon-dioxide films». Electron Devices, IEEE Transactions on, vol. 47, no. 7, p. 1514–1521, (2000).

[Kas11] Y. Kasho, H. Hirai, M.tsukuda et al., “Tiny-scale stealth current sensor to prob power semiconductor device failure”. Microelectronics Reliability 51 (2011) 1689–1692

[Kha03] V. K. Khanna, “The insulated Gate Bipolar transistor IGBT Theory and Design”. IEEE press Wiley Interscience a john wiley & Sons , INC., publication (2003).

[Kha01] V. K. Khanna, et al., “Physical Insight into Thermal Behaviour of Power DMOSFET and IGBT: A Two-Dimensional Computer Simulation Study”. Phys.Stat.Sol. Vol 185, No.2, 309-329, (2001).

[Kha07] Z. Khatir, S. Lefebvre, F. Saint-Eve, “Experimental and numerical investigations on delayed short-circuit failure mode of single chip IGBT devices”. Microelectronics Reliability 47 (2007) 422–428

[Kho07] B. Khong, « Fiabilité prédictive de composants de puissance soumis à des tests de fatigue accélérés ». Thèse (2007) Université de Toulouse.

[Kit96] C. Kittel. «Physique de l'état solide». Dunod, (1996).

[Koc12] T. Kociniewski, J. Moussodji, Z. Khatir, et al., "New Investigation Possibilities on Forward Biased Power Devices using Cross-Sections". IEEE Electron Device Letters, Vol.33, N°4, pp.576-578, mars (2012).

[Koj04] T. Kojima, Y. Yamada, M. Ciappa, et al., “A Novel Electro-thermal Simulation Approach to Power IGBT Modules for Automotive Traction applications”, International Symposium on Power Semiconductor Devices & ICs No16, Kitakyushu , Japon (2004)

[Köl96] J. Kölzer, E. Oesterschulze, G. Deboy, “Thermal imaging and measurement techniques for electronic materials and devices”. Microelectron. Eng., vol. 31, no. 1–4, pp. 251–270, Feb. (1996).

[Kon02] M. J. Konstantinovic, S. Bersier, X. Wang, et al., “Raman scattering in cluster-deposited nanogranular silicon films”,.Phys. Rev. B, 66 (2002). P. 161311.

[Kop10] A. Kopta, “Short-circuit Ruggedness of High-Voltage IGBTs”. Thesis, Bremen Univ, (2010)

[Kop09] A. Kopta, M. Rahimo, U. Schlapbach, et al., “Limitation of the Short-Circuit Ruggedness of High-Voltage IGBTs”. Proc. of 21st International Symposium on Power Semiconductor Devices & IC's, 2009. ISPSD, pp.33-36, (2009).

[Kra95] R. Kraus, M. Reddig, K. Hoffmann, «The short-circuit behavior of IGBTs based on different technologies». Proc. Of EPE (1995), pp 1.157-1.161.

[Kub07] M. Kuball, G. J. Riedel, J. W. Sarua, et al., “Time-Resolved Temperature Measurement of AlGaN/GaN Using Micro-RamanSpectroscopy”. IEEE, Electronic Devices Letters , Vol 28, Issues 2, (2007)

[Kuz94] V. A. Kuzmin, S. N. Yurkov, L. I. Pomortseva, “Analysis and simulation of insulated gate bipolar transistor with buffer N’-layer,” in Proc. IEE Conf. Publ., Power Electron. Variable-Speed Drives, vol. 399, (1994), pp. 24–28.

[Lal97] P. Lall, M. G. Pecht, E. B. Hakim, “Influence of temperature on microelectronics and system Reliability: A Physics of failure approach”. (1997) CRC press.

[Lan09] O. Lancry, «Etude par microspectromètre Raman de matériaux et composants microélectroniques a base de semi-conducteurs III-V grand gap». Thèse (2009) Université de Lille 1.

[Las00] T. Laska, M. Münzer, F. Pfirsch, et al., «The Field Stop IGBT (FS IGBT)-A Nnew Power Device Concept with a Great Improvement Potential».12th International Symposium on Power Semiconductor Devices ISPSD France (2000). P. 355 – 358.

[Las03] T. Laska, G. Miller, M. Pfaffenlehner et al., "Short Circuit Properties of Trench-/Field-Stop IGBT’s Design Aspects for a Superior Robustness". In Proc. 15th ISPSD Conf., (2003). P. 152–155.

[Lau91] P. O. Lauritzen, C. L. Ma, “A simple diode model with reverse recovery”, IEEE Transactions on Power Electronics, Vol. 6, n°2, (1991).

[Lef04] S. Lefebvre, F. Miserey, “Composants à semi-conducteur pour l’électronique de puissance”. Tec & Doc Lavoisier (10 septembre 2004)

[Lef05a] P. Lefranc, «Etude, conception et réalisation de circuits de commande d’IGBT de forte puissance». Thèse (2005), I.N.S.A. de Lyon.

[Lef05b] S. Lefebvre, Z. Khatir, F. Saint-Eve, ”Experimental Behavior of Single-Chip IGBT and COOLMOS Devices Under Repetitive Short-Circuit Conditions”. IEEE transactions on Electron Devices, vol. 52, no. 2, (2005). P. 276 – 283.

[Leg09] M. Legros, M. Cabié, “In situ deformation of thin films on substrates”. Microscopy Research and technique, Volume 72, Issue 3, pp 270-283 (2009).

[Leg05] M. Legros, G. Dehm, T. J. Balk, “In-Situ TEM study of plastic stress relaxation mechanisms and interface effects in metallic films. In: Thin films: stress and mechanical properties”. XI. San Francisco: Materials Research Society; (2005)

[Leg03] M. Legros, et al., “Plasticity-related phenomena in metallic films on substrates. Multiscale phenomena in materials experiments and modelling related to mechanical behavior”. Symposium held April 22-24, (*2003)*, *San Francisco*, California, U.S.A

[Lei98] T. Leinter, “Electro-thermal simulation using a circuit simulator and modified Spice3 semiconductor model library”. In 5th inter. conf. MIXEDS'98, 1998, pp. 189-193.

[Let00] P. Leturcq, «Tenue en tension des semi-conducteurs de puissance». Techniques de l'Ingénieur, Traité génie électrique, (2000).

[Let01] P. Leturcq, “ Semi-conducteurs de puissance unipolaire et mixtes”. Partie 1, Techniques de l’ingénieur (2001), traité Génie électrique.

[Let02] P. Leturcq, “ Semi-conducteurs de puissance unipolaire et mixtes”. Partie 2, Techniques de l’ingénieur (2002), traité Génie électrique

[Lid09] D. R. Lide, “Handbook of Chemistry and Physics”. CRC PressInc, (2009). CRC PressInc, 90ème édition

[Liu99] M. S. liu, L. A. Bursill, S. Prawer et al., «Temperature dependence of Raman scattering in single crystal GaN films». Applied Physics Letter (1999). Vol 74, n°21 .

[Mag07] R. Maglie, «Modélisation de différentes technologies de transistors bipolaires à grille isolée pour la simulation d’applications en électronique de puissance». Thèse (2007) Université Paul Sabatier, Toulouse.

[Mal01] R. Mallwitz, R. Tschirbs, M. Pfaffenlehner, et al., «1700V Trench IGBT Modules». Proceedings of the 7th European Power Quality Conference PCI01, (2001).

[Man92] Y. Maneglia, «Analyse en profondeur des defauts de l’interface Si-SiO2 par la technique du pompage de charges» Thèse (1992) INPG Grenoble

[Mär00] M. März, P. Nance, “Thermal Modeling of Power-electronic Systems”. INFINEON Juillet (2000). P. 1 – 20.

[Mar03] M. G Mario, R. Casu, M. Guido, et al., "Coupled electro-thermal modeling and optimization of clock networks". Microelectronics Journal, vol. 34, (2003). P. 1175-1185.

[Mar04] J. Martin “Etude des mécanismes de degradation des transistors bipolaires à hétérojonction sur un substrat InP destinés aux communications optiques”. Thèse (2004) Université de Bordeaux 1

[Mar10] D. Martineau et al., «Characterization of alterations on power MOSFET devices under extreme electro-thermal fatigue». Microelectronics Reliability 50 (2010) 1768–1772

[Mar12] E. Marcault, M. Breil, A. Bourennane, et al., “Study of mechanical stress impact on the I–V characteristics of a power VDMOS device using 2D FEM simulations”. Microelectronics Reliability 52 (2012) 489–496

[Mas94] H. Massoud, R. Deaton, “Percolation model for the extreme-value statistics of dielectric breakdown in rapid-thermal oxides”. Extended abstracts of the ECS SpringMeeting, pp. 287, (1994).

[Mas96] F. N Masana, "A Closed Form Solution of Junction to Substrate: Thermal Resistance in Semiconductor Chips". IEEE Transactions on Components, Packaging and Manufacturing technology-part A, vol. 19, December (1996). P. 539 – 545.

[Mas98] F. N. Masana, "Thermal resistance calculation in Multilayer substrates," in MIXDES 98 5th international conference, poland, (1998).

[Mas01] F. N Masana, “A new approach to the dynamic thermal modeling semiconductor packages” Microelectronic Reliability 41, (2001)

[Maw01] P. A. Mawby, P. M. Igic, M. S. Towers, “Physically based compact device models for circuit modelling applications”. Microelectronic Journal, Volume 32, Issues 5-6, May-June, Pages 433-447 (2001).

[Mcp98] J. McPherson, F. Mogul, “Disturbed bonding states in SiO2 thin films and their impact on time-dependent dielectric breakdown”. In IEEE International Reliability Physics symposium (1998).

[Mcp85] J. McPherson, “Stress dependent activation energy”, IEEE International Reliability Physics Symposium 23-24 (1985)

[Met93] D. Metzner, “Modular concept for the circuit simulation of bipolar power semiconductors”. IEEE Conf. Publ., vol. 2, no. 377, pp. 15–20, (1993).

[Mit91] C S. Mitter, A. R. Hefner, D. Y. Chen and al., “Insulated Gate Bipolar Transistor (IGBT) Modeling Using IG-Spice”. Industry Applications Society Annual Meeting, (1991)., Conference Record of the (1991) IEEE

[Mit98] Mitsubishi, Using IGBT module, (1998).

[Miz10] Y. Mizuno et al., “Investigations of inhomogeneous operation of IGBTs under unclamped inductive switching condition”. In: Proceedings of ISPSD’10; (2010). p.137–140.

[Mot98] E.R. Motto, J.F. Donlon, H. Takahashi, M. Tabata, H. Iwamoto, « Characteristics of a 1200 V PT IGBT with trench gate and local lifetime control », Industry Applications Conference, 33th IAS Annual IEEE, Vol. 2, pp: 811-816, USA, October (1998).

[Mou08] B. B. Mounira «Etude de la fatigue thermo-mécanique de modules électroniques de puissance en ambiance de températures élevées pour des applications de traction de véhicules électriques et hybrides». Thèse (2008).ENS-Cachan.

[Mou13a] J. Moussodji, T. Kociniewski, Z. Khatir, «Distributide electro-thermal model of IGBT chip application to top-metal ageing effects in short circuit conditions". Microelectronics Reliability 53 (2013). P. 1725–1729

[Mou13b] J. Moussodji, T. Kociniewski, Z. Khatir, «Top-metal ageing effects on electro-thermal distributions in an IGBT chip under shortcircuit conditions». Power Electronics and Applications (EPE), 15th European Conference on (2013). IEEE CONFERENCE PUBLICATIONS.

[Mra06] S. M'RAD, B. ALLARD, H. MOREL, et al., "Analytic thermal modelling of power electronic components: The Diffusive Representation". CIPS2006 4th International Conference on Integrated Power Systems, Italy (2006).

[Mus96] S. Musumeci, "PT-IGBT PSpice model with new parameter extraction for life-time and epy dependent behaviour simulation". 27th Annual IEEE Power Electronics Specialists Conference, (1996).

[Nak08] A. Nakagawa, Y. Kawaguchi et K. Nakamura. « Silicon limit electrical characteristics of power devices and Ics".(2008).

[Nak02] K. Nakamura, S. Kusunoki, « 1200V LPT Trench IGBTs », Application note, Mitsubishi Electric, Available (2002). http://global.mitsubishielectric.com/pdf/advance/vol97/vol97_complete_web.pdf

[Ots03] M. Otsuki, Y. Onozawa, H. Kanemaru, et al., "A study on the short-circuit capability of field-stop IGBTs". IEEE Trans. Electron Devices, vol. 50, no. 6, pp. 1525–1531, (2003)

[Nis06] S. Nishibe, T. Sasaki, H. Harima, et al., "Raman Study on the Process of SI Advanced Integrated Circuits". Advanced thermal processing of semiconductors, 14 th IEEE international conference on (2006).

[Oya04] K. Oyama, T. Arai, K. Saitou, et al., «Advanced higt with low-injection punch-through (lipt) structure [high-conductivity igbt]». Proceedings of the 16th International Symposium on Power Semiconductor Devices and ICs, pp: 111-114, (2004).

[Pal97] Palm, "Measurement of chip currents on IGBT modules". Proceeding EPE 1997 Conference, Trondheim, Norway, (3), p118-123.

[Pal00] P. R. Palmer, H. S. Rajamani, J. C. Joyce, «Behaviour of IGBT modules under short circuit conditions». Cambridge University, Proc. Of IAS (2000).

[Pav11] Projet ANR-VTT FIDEA

[Pea08] PEAR, «Power Electronics Associated Research Laboratory». Laboratoire Commun de recherché applicative en Electronique de puissance (2008). http://lab-pearl.com/

[Ped13] K. B. Pedersen, P. K. Kristensen, V. Popok et al., " Micro-sectioning approach for quality and reliability assessment of wire bonding interfaceces in IGBT modules". Microelectronics Reliability (2013)

[Per03] R. Perret, « Interrupteurs électroniques de puissance », pp. 326, Hermes science, Lavoisier, Paris, (2003).

[Per04] R. Perret, J. Li, P. Aloïsi, D. Chatroux, et al., «Interrupteurs électroniques de puissance», Paris, Hermes Science Publ., (2004).

[Pen98] S. Pendharkar, M. Trivedi, K. Shenai, "Electrothermal Simulations in Punchthrough and Nonpunchthrough IGBT's". IEEE Trans. on electron devices, Vol.45, N°10, pp.2222-2231, (1998).

[Per93] S. Perkwaitz, "Optical characterization of semiconductors". Academic press, (1993)

[Pes01] A. G. M. Pesare, A. G. Perri, "An analytical method for the thermal layout optimisation of multi-layer structure solid-state devices". Solid-State Electronics, vol. 45, (2001).

[Pet94] B. G. W. Van Petegem, W. Sansen, B. Graindourze, "Electrothermal simulation and design of integrated circuits". Solid-State Circuits, IEEE Journal of, vol. 29, pp. 143 -146 Feb. 1994.

[Pet01] J. P. Petit, "Dissipation thermique dans les systèmes électroniques". Technique de l'ingénieur volume E, pp E3 952-1 – E3 952-16 (2001)

[Phi88] J. P. Phipps, K. Gauen, "New insights affect power MOSFET ruggedness". In: IEEE applied power electronics conference and exposition conference proceedings; (1988). p. 290–98.

[Pie10a] S. Pietranico, «Analyse de matériaux pour la modélisation des mécanismes de défaillance dans les modules électroniques de puissance » Thèse (2010). Ecole Normale Supérieure de Cachan.

[Pie10] S. Pietranico and al., "Study of ageing of the metallization layer of power semiconductor devices". Proc. of PCIM conference, p.356-361, May (2010), Nuremberg, Germany

[Pie11] S. Pietranico, S. Pommier, S. Lefebvre, and al., "A study of the effect of degradation of the aluminium metallization layer in the case of power semiconductor devices". Microelectronics Reliability, Volume 51, Issues 9–11, September–November (2011), Pages 1824–1829

[Pit05] S. Pittet, «Modélisation physique d'un transistor de puissance IGBT trainée en tension à l'enclenchement». Thèse (2005) Ecole Polytechnique Fédérale de Lausanne.

[Plu12] N. Pluschke, "State-of-the-art Power Module Design for Renewable Energy Application". Journal of International Council on Electrical Engineering Vol. 2, No. 1, pp. 79-83, (2012)

[Por90] A. Porst, H. Herberg, G. Miller, et al., "The Transistor behavior in a circuit with a shorted load ". IEEE transactions on industry applications, vol 26, No 4, pp 803- 808, July-August (1990)

[Rab07] F. Rabie, «Modélisation par la méthode des plans d'expériences du comportement dynamique d'un module IGBT utilisé en traction ferroviaire». Thèse (2007) Institut, National Polytechnique de Toulouse

[Raë96] S. Raël, « Méthodologie de conception des modules de puissance: étude électrothermique de l'association parallèle ». Thèse de doctorat de l'INPG, Grenoble, Mai, 1996.

[Rah01] M. Rahimo, W. Lukasch, C. Arx, A. Kopta, R. Schnell, S. Dewar, S Lider, « Novel Soft-Punch-Through (SPT) 1700V IGBT Sets. Benchmark on Technology Curve », Proc. PCIM'01, Nürnberg, Germany, (2001).

[Ram28] C. V. Raman, K. S. Krishnan," A new type of secondary radiation". Nature 121, 501-502, (1928).

[Ran05] H. Randell, “Application of stress from borron doping and other challenges in silicon technology”. Master’s Thesis (2005), University of Florida

[Rei04] J. V. Reichl, D. Berning, A. Hefner, J-S. Lai, “Six-Pack IGBT Dynamic Electro-Thermal Model: Parameter Extraction and Validation”. Applied Power Electronics Conference and Exposition, APEC’04, 19th IEEE, Vol. 1, pp: 246-251, 2004.

[Rib08] G. Ribes, D. Roy, V. Huard, F. Monsieur, et al., “Post Breakdown Oxide Lifetime based on Digital Circuit Failure”. (2008) IEEE Conference Publications

[Ric10a] M. Riccio, L. Rossi, A. Irace, et al., “Analysis of large area Trench-IGBT current distribution under UIS test with the aid of lock-in thermography”. Microelectronics Reliability 50 (2010) 1725–1730

[Ric10b] M. Riccio et al., "Compact Electro-thermal modeling and simulation of large area multicellular Trench-IGBT", Proc. 27th Inter. Conf. on microelectronics, Nis, Serbia, 2010.

[Rod02] J. J. Rodríguez, Z. Parrilla, M. Veléz-Reyes, et al., “Thermal Component Models for Electro Thermal Analysis of Multichip Power Modules”. Industry Applications Conference, 37th IAS Annual Meeting, 2002.

[Rom06] E. Romain-Latu, «Mesures de contraintes par spectrocopie et imagerie raman dans des dispositifs micro-électroniques ». Thèse (2006) INPG de Grenoble.

[Ros02] P. Rose, D. Silber, et al., “Investigations on the Stability of Dynamic Avalanche in IGBTs”. IEEE. Power Semiconductor Devices and ICs Proceedings of the 14th International Symposium on, 165-168, (2002).

[Ros97a] H. I. Rosten, J. Parry, "The World of Thermal Characterization According to DELPHI—Part I: Background to DELPHI". IEEE transactions on components, packaging, and manufacturing technology—part A, vol. 20, (1997).

[Ros97b] H. I. Rosten , C.J.M. Lasance , W Temmerman , et al, "Final Report to SEMITHERM XI11 on the European-Funded Project DELPHI - the Development of Libraries and Physical Models for an Integrated Design Environment". In Thirteenth IEEE SEMI-THERMTM Symposium, (1997).

[Sab86] J.C. Sabonnadiere, J.L. Coulomb, "Eléments finis et CAO". Edition Hermès, Paris, 1986.

[Sab99] M. N. Sabry, "Static and dynamic thermal modeling of ICs". Microelectronics Journal, vol. 30, 1999.

[Saf75] S. Safran, B. Lax, “Temperature dependence of the raman linewidth and frequency shift in Ge and Si”. Journal of Physics and Chemistry of Solids, Volume 36, Issues 7–8, July August 1975, Pages 753–757

[Sai03] F. Saint-Eve, S. Lefebvre, Z. Khatir, "Influence of repetitions of short-circuit conditions on IGBT lifetime". In Proc. 10th EPE Conf., (2003).

[Sai04a] F. Saint-Eve, S. Lefebvre, Z. Khatir, “Study on IGBT lifetime under repetitive short-circuits conditions“. Conf paper in PCIM Nuremberg (2004)

[Sai04b] F. Saint-Eve « Influence des régimes extrêmes de fonctionnement sur la durée de vie des composants semi-conducteurs de puissance». Thèse (2004) Ecole Normale Supérieure de Cachan

[Sai05] F. Saint-Eve, S. Lefebvre, Z. Khatir, "Influence of repetitions of short-circuit conditions on IGBT lifetime". In EPE Journal, Vol. 15, n°4, December (2005)

[Sau09] J. B. Sauveplane, P. Tounsi, « Modélisation électrothermique pour la simulation de la fiabilité des composants de puissance microélectroniques ». Rapport EPO-Auto / FIDUCOHT.

[Sau08] J. B. Sauveplane, P. Tounsi, E. Scheid, et al., "3D electro-thermal investigations for reliability of ultra low ON state resistance power MOSFET". Microelectronics Reliability, Volume 48, Issues 8-9, August-September (2008), Pages 1464-1467.

[Sch88] G. L. Schnable, "Failure Mechanisms in Microelectronic Devices. Microelectronics and reliability". Artech House Inc., 1, 25-87, (1988).

[Sha03] N. Y. A. Shammas, "Present problems of power module packaging technology". Microelectronics Reliability 43, (2003)

[She91] Z. Shen, T. P. Chow, "An analytical IGBT model for power circuit simulation". In Proc. 3rd Int. Symp. Power Semicond. Devices ICs ISPSD, (1991), pp. 79–82.

[She93] Z. Shen, R. P. Chow, "Modeling and characterization of the insulated gate bipolar transistor (IGBT) for SPICE simulation". In Proc. BN: Int. Symp. Power Semicond. Devices ICs, 1993, pp. 165–170

[She00] K. Sheng, B. W. Williams, S. J. Finney "A review of IGBT models" IEEE Transactions on Power Electronics, VOL. 15, NO. 6, (2000)

[Shk84] B. Shklovskii, A. Efros, "Electronic properties of doped Semiconductors". Berlin: Springler-Verlag, (1984).

[Shi13] H. Shiratsuchi, K. Matsushita, I. Omura, " IGBT chip current imaging system by scanning local magnetic field". Microelectronics Reliability 53 (2013) 1409–1412

[Sho05] T. Shoji, "Investigation on current filamentation of IGBTs under unclamped inductive switching conditions". In: Proceedings of ISPSD'05; (2005). p.227–230.

[Sho04] T. Shoji, M. Ishiko, S.Kawaji, et al., "Investigation of Short-circuit Capbility of IGBT under High Applied Voltage Conditions". R&D Review of Toyota CRDL vol 39 N° 4 (2004).

[Sen01] S. D. Senturia, "Microsystem Design". Kluwer Academic Publishers, Norwell, MA, (2001).

[Sil00] Silvaco International, "ATLAS User's Manual", Device Simulation Software, Santa Clara, USA (2002), Release 5.2.

[Sme23] A. Smekal, "The quantum theory of dispersion". Naturwissens chaften 11:873-875 (1923)

[Sna04] S. Snaidero, «Modélisation multidisciplinaire VHDL-AMS de systemes complexes : vers le prototypage virtuel». Thèse (2004) Université Louis Pasteur Strasbourg 1.

[Sol07] P. Solomalala, J. Saiz, A. Lafosse, et al., «Multi-domain simulation platform for virtual prototyping of integrated power systems». Power Electronics and Applications, 2007 European Conference, pp:1-10, Aalborg, September 2007.

[Sun90] J. Suné, I. Placencia, N. Barniol, et al., "On the breakdown statistics of very thin SiO2 films". Thin Solid Films; 185:347±62 1990.

[Sum89] S. Sumi et al., “Thermal fatigue failure effects of large scale package type power transistor modules”. Proceeding of ISTFA, (1989) p309-322

[Stro97] G. M. Strollo, “A new SPICE model of power PiN diode based on asymptotic waveform evaluation”, IEEE Transactions On Power Electronics, vol.12, N°1, pp. 12-20, January (1997).

[Sze81] S. M. Sze, “Physics of Semiconductor Devices”. Second Edition, Ed. John Wiley & Sons, (1981).

[Szé98] V. Székely, "Identification of RC Networks by Deconvolution: Chances and Limits," IEEE Transaction on Circuits and Systems Fundamental Theory and Applications, vol. 45, March (1998).

[Tak01] I. Takata, “Destruction mechanism of PT and NPT-IGBTs in the short-circuit operation—An estimation from the quasi-stationary simulations”. In Proc. 13th Int. Symp. Power Semiconductor Devices and ICs (ISPSD), Osaka, Japan, pp. 327- 330,(2001).

[Tak02a] I. Takata, “Non thermal destruction mechanisms of IGBTs in short-circuit operation,” in Proc. 14th Int. Symp. Power Semiconductor Devices and ICs (ISPSD), Santa Fe, NM, pp. 173-176, (2002).

[Tak02] H. Takahashi, Y. Tomomatsu, « Next-Generation IGBTs (CSTBTs) », Application note, Mitsubishi Electric, (2002) Available http://global.mitsubishielectric.com/pdf/advance/vol97/09vol97_th1.pdf

[Tan06] H. Tanaka, K. Hotta, S. Kuwano, M. Usui, and M. Ishiko. Mechanical stress dependence of power device electrical characteristics. In Power Semiconductor Devices and IC's, 2006. ISPSD 2006. IEEE International Symposium on, pages 1 _4, june 2006.

[Tho95] M. D. Thouless “Modeling the development and relaxation of stresses in films”. Annu. Rev. Mater.Sci. 1998 25;69-96

[Tek13] Traceur de marque tektronix 371A/B, prorammable High Power Curve Tracer http://www.tektronix.com/

[Tou93] P. Tounsi., " Méthodologie de la conception thermique des circuits électroniques hybrides et problèmes" Thèse (1992) INSA Toulouse.

[Tou08] P. Tounsi, F. Madrid-Lozano, W. Habra , P. Dupuy, “Boundary condition independent star thermal network and new coupled heat source extraction method”, ELECTRIMACS (2008).

[Tou04] J. M. D. P. Tounsi , Ph. Dupuy , X. Chauffleur , et al, "New Method for Electrothermal Simulations: HDTMOSTM in Automotive Applications," 20th IEEE SEMI-THERM Symposium, (2004).

[Tur56] Turner, R.W. Clough, H.C. Martin et al. “Stiffness and Deection Analysis of Complex Structures”. Journal of the Aeronautical Sciences, 23 :805, 882, (1956).

[Tri99] M. Trivedi, K. Shenai, « Failure mechanisms of IGBT under short-circuit and clamped inductive switching stress », IEEE transactions on power electronics, voll 14, No 1, pp 108-115, january (1999).

[Tur98] J. S. P. Turkes, “Electro-thermal simulation of power electronic systems”, Microelectronics Journal, vol. 29, pp. 785-790, (1998)

[Usu05] M. Usui, M. Ishiko, K. Hotta ”Effects of uni-axial mechanical stress on IGBT characteristics”. Microelectronics Reliability 45 (2005) 1682–1687

[Val03] J. Vallon, “Introduction à l’étude de la fiabilité des cellules de commutation à IGBT sous fortes contraintes”. Thèse (2003) de l’I.N.P. de Toulouse..

[var79] C. Vargel, « Le comportement de l‟aluminium et de ses alliages ». Dunod (1979).

[Vel07] M. Vellvehi et al., “Coupled electro-thermal simulation of a DC/DC converter”, Microelectronics Reliability 47 (2007) 2114–2121

[Vel00] M. Vellvehi, X. Jorda, D. Flores et al, «Dynamic latch-up in advanced LIGBT structure at high operating temperature» materials Science and Engineering B74 (2000). P. 304-308.

[Vin97] Vinke, H.; Lasance, C.J.M., "Recent achievements in the thermal characterization of electronic devices by means of boundary condition independent compact models," Semiconductor Thermal Measurement and Management Symposium, 1997. SEMI-THERM XIII., Thirteenth Annual IEEE. (1997). P.32-39 .

[Vol07] S. H. Voldman, “Latch-up” John Wiley & Sons Ltd, (2007).

[Wac88] G. Wachutka, “Simulation of Semiconductor Devices And Processes” Vol. 3 Edited by G. Daccarani, M, Rudan - Bologna (Italy) September 26-28, (1988) – Tecnoprinl Rigourous Thermodynamic Treatment Of Heat Generation And Conduction Semiconducor Device Modelling, Siemens AG, Research Laboratories, Munich,

[Wed98] Wedemeyer (1998). Kiel

[Wol92] I. De Wolf, J. Vanhellemont, A. Romano-Rodriguez, H. Norström, and H. E. Maes, J. Appl. Phys. 71, 898 (1992).

[Wol96] I. De Wolf “Micro-Raman spectroscopy to study local mechanical stress in silicon integrated circuits Semicond”. Sci. Technol. 11 (1996) 139–154

[Won95] H. Wong, « A physically-based MOS transistor avalanche breakdown model », IEEE transactions on electron devices, vol 42, No 12, pp 2197-2202, December (1995)

[Wun97] C. C. Stefan Wunsche, Peter Schwarz, Member, IEEE, and Frank Winkler, "Electro-Thermal Circuit Simulation Using Simulator Coupling," IEEE Transactions on very large scale integration (VLSI) systems, vol. 5, SEPTEMBER (1997).

[Wun00] S. Wunsche, Simulator Coupling for Electro-Thermal Simulation of Integrated Circuits”, Intel Technology Journal Q3, 2000

[Xu90] C.H. Xu, “Modeling and simulation of power electronics using SABER”, First European meeting of saber user’s group, Newbury, England, September 26-27, (1990).

[Yam94] J. Yamashita, H. Haruguchi, H. Hagino, « A study on the IGBTs turn-off failure and inhomogeneous operation », proc. of the 6th Internat. Symposium on Power Semiconductor Devices and Ics, Davos, Switzerland, (1994).

[Yam03] M. Yamaguchi, et al. “High-speed 600V NPT-IGBT with Unclamped Inductive Switching (UIS) Capability” IEEE. Power Semiconductor Devices and ICs, 2003. Proceedings. 15th International Symposium on, 349-352, 2003.

[Yam07] Y. Yamada, Y. Takaku, Y. Yagi, et al. « Reliability of wire-bonding and solder joint for high temperature operation of power semiconductor device”. Microelectron Reliab (2007);47(12):2147– 51.

[Yee66] S. Yee, “Numerical solution of initial boundary value problems involving maxwell’s equations in isotropic media” IEEE Transaction vol 14, (1966). P. 302-307.

[Yun00] Yun C. S., "Static and Dynamic Thermal Behavior of IGBT Power Modules," Ph.D thesis, Swiss Fed. Inst. (2000).

[Zei13] Microscope optique http://microscopy.zeiss.com/microscopy/fr_fr/produits/microscopes-optiques.html

[Zen94] J. Zeng, P.A. Mawby, M.S. Towers, K. Board, Z.R. Hu “Design of IGBTs for latch-up free operation” Solid-State Electronics 37, 8, (1994), 1471–1475

[Zhu06] L. Zhu, T. Paul Chow, « Simulation of High-Voltage Injection-Enhanced 4H-SiC N-Channel IGBTs with Forward Drop Approaching that of a PiN Junction Rectifier », Materials Science Forum Vol. 527-529, pp: 1401-1404, (2006)

Annexes

Annexe 1: Caractérisation des matériaux par spéctroscopie Raman

1. Effet Raman

La Spectroscopie Raman étudie des transitions vibrationnelles à partir du processus de diffusion inélastique de la lumière. C'est le résultat de l'interaction des photons d'une source de lumière monochromatique (laser) avec les molécules d'un matériau. La figure (A1.1) illustre les spectres Raman d'u matériau donné.
En général, 1 photon sur 10 000 sera diffusé élastiquement par les molécules sans changement d'énergie (avec la même fréquence que la fréquence de la radiation incidente ν_0), c'est la diffusion Rayleigh.
Par ailleurs, 1 photon sur 100 000 000 sera diffusé inélastiquement avec une légère perte en énergie (avec un glissement de fréquence $\Delta\nu$, correspondant à une transition vibrationnelle), c'est la diffusion Raman.




Fig A1.1 Spectre Raman

Ce glissement de fréquence fournit les informations sur la nature des liaisons chimiques, la symétrie des matériaux, la transition de phases cristallographiquesn et sur les contraintes thermiques et mécaniques du matériau sondé.
C'est l'effet de la température sur la diffusion Raman qui est mis à profit pour la caractérisation thermique

1.1. Diffusion Raman

Le phénomène de diffusion est lié à la polarisabilité α du cristal. Cette polarisabilité exprime la faculté du nuage électronique à se déformer.
Deux approches sont à mettre à l'actif de la spectroscopie Raman [Col90, Lan09, Rom06] :

- un point de vue classique qui fait appel à la modulation de la susceptibilité électronique par les modes normaux de vibrations.
- une considération quantique qui décrit la diffusion Raman comme la création ou l'annihilation d'un phonon. Approche classique

1.2. Point de vue classique

Dans l'approche classique, si l'on considère un cristal transparent, sur lequel arrive une radiation monochromatique (laser par exemple), de fréquence w_o, en présence d'un champ électrique E defini comme suit :

$$\mathrm{E}_i = \mathrm{E}_{0i}.\exp(\mathrm{j}\omega_0 t) \qquad EA1.1$$

En tenant compte de la convention en spectroscopie. Les relations unissant le nombre d'onde *v* la fréquence temporelle *v* et la pulsation *w* : sont

$$\tilde{v}(cm^{-1}) = \frac{v(s^{-1})}{c(cm.s^{-1})} = \frac{\omega}{2\pi c} = \frac{1}{\lambda(cm)} \qquad EA1.2$$

La force électrostatique correspondante F est définie par :

$$F = q\,.\mathrm{E}_i \qquad EA1.3$$

Cette force va induire un moment dipolaire électrique P défini sous l'effet du champ électrique incident E comme suit :

$$P = \varepsilon.\alpha.\mathrm{E}_i \qquad EA1.4$$

Où ε est la permittivité du vide et α est le tenseur de polarisabilité électronique du cristal de rang deux et donné par la matrice suivante :

$$\alpha = \begin{pmatrix} \alpha_{xx} & \alpha_{xy} & \alpha_{xz} \\ \alpha_{yx} & \alpha_{yy} & \alpha_{yz} \\ \alpha_{zx} & \alpha_{zy} & \alpha_{zz} \end{pmatrix} \qquad EA1.5$$

En effet, le champ E déplace le nuage électronique, et crée ainsi, sur les atomes ou molécules, un moment dipolaire non nul résultant du déplacement du nuage électronique par rapport aux noyaux supposés immobiles en première approximation. En tenant compte des forces d'interaction entre noyaux et électrons, les noyaux sont légèrement entrainés par le mouvement des électrons et vont osciller autour de leur position d'équilibre. Le dipôle oscillant sous l'action du champ (E,w_o), émet un rayonnement sans changement de fréquence. Ce phénomène de diffusion élastique de la lumière, est connu sous le nom de la diffusion Rayleigh. Ceci reste valable en supposant négligeable, les vibrations des ions du cristal, qui peuvent perturber nettement la réponse des électrons au champ électrique.
En admettant l'approximation adiabatique, la dite perturbation est prise en compte, en développant le tenseur de polarisabilité électronique en puissance des coordonnées normales Q_i associées aux modes de vibration du réseau cristallins

$$\alpha_{mn} = \alpha^0_{mn} = + \sum_i \sum_q \frac{\partial \alpha^0_{mn}}{\partial Q_i} Q_i(\mathrm{q},\mathrm{t})\Delta(\mathrm{q}) \qquad EA1.6$$

Où, Δ(q) assure la conservation du vecteur d'onde et

$$Q_i(\mathrm{q},\mathrm{t}) = A_i(\mathrm{q})\exp(\mathrm{j}\omega_i t) + B_i(\mathrm{q})\exp(-j\omega_i t) \qquad EA1.7$$

un mode de vibration de fréquence w_i et de vecteur d'onde q [Col90]. Ainsi, la polarisation admet la composante exprimée par :

$$p_m = \varepsilon_0 \left[\sum_n \alpha^0_{mn} E_{0n}.\exp(j\omega_0 t) + \sum_n \sum_i \frac{\partial \alpha mn}{\partial Qi} E_{0n} \left(A_i(0)\exp(j(\omega_0 - \omega_i))t + B_i(0)\exp(j(\omega_0 - \omega_i))t\right)\right] \quad EA1.8$$

Le premier terme correspond à la diffusion Rayleigh : c'est une diffusion élastique, émise à la fréquence excitatrice w_0, qui existe dans tous les cas. Le second, correspond à la diffusion Raman, qui apparait à la fréquence w_0-w_i et w_0+ w_i appelées fréquences Raman. Dans la mesure où, un seul mode de vibration du réseau cristallin intervient, ce phénomène correspond à la diffusion Raman du premier ordre. En présence de plusieurs modes de vibration, le phénomène va correspondre à la diffusion Raman d'ordre multiple.

Les vecteurs d'onde des faisceaux incident K_i et diffusé K_d sont très petits devant l'étendue de la zone de Brillouin du matériau considéré, pour une excitation dans le visible. Ceci nous permet de considérer que $q \approx 0$. Par conséquent, la diffusion Raman du premier ordre permet de sonder les phonons du centre de zone. Tandis que, dans les diffusions Raman d'ordre multiple, seule la résultante des vecteurs d'ondes des phonons concernés dans la diffusion doit être nulle. Nous pouvons ainsi observer les modes de l'ensemble de la zone de Brillouin.

1.3. Point de vue quantique

L'approche quantique fait appel à des expressions telles que l'absorption (émission) d'un photon et la création (l'annihilation) d'un phonon au cours de l'interaction cristal-rayonnement, pour caractériser la diffusion Raman. Les intensités relatives des raies Stokes et anti-Stokes trouvent leur explication rien que dans l'approche quantique. En ce sens, que les intensités Stokes et anti-Stokes sont directement dépendantes des populations des états mis en jeu, par l'intermédiaire du coefficient de Bose Einstein exprimé par :

$$n(\omega) = \frac{1}{\exp\left(\frac{\hbar\omega}{kT}\right) - 1} \quad EA1.9$$

Les expressions des intensités Stokes et anti stokes sont données par :

$I_{Stokes} = (n(w)+1)I(w) \quad et \quad I_{anti-Stokes} = n(w)I(w)$

$$\frac{I_{Stokes}}{I_{anti-Stokes}} = \frac{(n(w)+1)}{n(w)} = \exp\left(\frac{\hbar\omega_j}{kT}\right) \quad EA1.10$$

Ainsi l'intensité de stokes est toujours supérieure à l'intensité antistokes, c'est la raison pour laquelle on s'interesse à l'intensité stokes.

2. Spectre Raman du silicium monocristallin

Un spectre Raman typique du silicium pur monocristallin, est montré à la figure (A1.1). Le seul mode de vibration actif du silicium est un mode optique triplement dégénéré, de symétrie T2g [Rom06]. Les trois raies Raman correspondantes ont une fréquence propre d'environ ν = 521 cm−1 (relativement à la raie Rayleigh excitatrice). D'autres structures peu intenses, vers 300 et 950 cm^{-1}, correspondent au spectre du second ordre. Le processus de diffusion Raman au second ordre met en jeu 2 phonons : les lois de conservation deviennent q1 + q2 =0, et n'impliquent plus de se trouver en centre de zone. Ce

spectre peut donc être interprété comme un reflet de la courbe de densité d'état de phonons et n'ont pas été considérés dans le cadre de ces travaux..

Ainsi la forme de la raie de diffusion Raman est assimilable à une fonction Lorentzienne [Rom06]. L'intensité Raman du premier ordre d'un mode i se ramène à une lorentzièNne centrée en w_i et de largeur à mi hauteur $2\boldsymbol{\Gamma}$ pour une fréquence donnée Ω.

$$\mathrm{I}(\Omega) \propto \sum_i |\alpha_i|^2 \left[n(\omega_i)+1\right] \frac{1}{\omega_i} \cdot \frac{\Gamma}{\Gamma^2 + (\omega - \omega_i)^2} \qquad EA1.11$$




Fig A1.2 Raie Raman expérimentale d'un silicium monocristallin et son fit [Mer06]

En diffusion Raman la lorentzienne est souvent remplacée par une fonction de Dirac en w_i. definie comme suit

$$\mathrm{I}(\Omega) \propto \sum_i |\alpha_i|^2 \left[n(\omega_i)+1\right] \cdot \frac{\delta(\Omega - \omega_i)}{\omega_i} \qquad EA1.12$$

Le traitement classique de la diffusion Raman, décrit ci-dessus, reproduit bien l'expérience en ce qui concerne l'existence ou non des raies. Par contre il ne reproduit pas les intensités relatives des raies Stokes et anti-Stokes que seul le traitement quantique permet d'obtenir. En effet, à une température donnée, la répartition en niveaux d'énergie d'un ensemble de molécules obéit à une distribution de Boltzmann. Ainsi la probabilité pour qu'une molécule se trouve à son niveau fondamental vibrationnel est très élevée. La transition Stokes provient du passage d'une molécule de son état fondamental à un état excité, tandis que la transition anti- Stokes provient du passage d'une molécule d'un état excité à son état fondamental, cela explique le fait qu'expérimentalement les raies Stokes sont plus intenses que les raies anti- Stokes. Le rapport de leur intensité est déterminé par [Col90]

Annexe 2 : Modèle d'Hefner de l'IGBT

1. Description du modèle électrique d'Hefner du transistor IGBT

Nous rappelons ici le modèle de l'IGBT de Hefner développé en tenant compte des travaux originaux de Hefner [Hef88, , Hef91a, Hef91b, Hef93, Hef94a, Hef94b] et destiné à l'IGBT NPT.

1.1. Modèle statique

Le modèle statique décrit le comportement électrique de l'IGBT. C'est un modèle simplifié de l'IGBT construit autour des modèles de transistor PNP et MOSFET sous la forme de sources de courants Ibss et Icss du coté PNP ainsi que I_{MOS} du coté MOSFET comme illustré dans la figure (A2.1).




Fig.A2.1 Modèle statique de l'IGBT [Ibr09]

Les expressions des courants et de la tension émetteur-base (V_{EB}) dans le transistor bipolaire PNP ainsi que les caractéristiques du MOSFET donnent une description de l'IGBT en régime statique.

1.1.1. Le transistor bipolaire PNP

Le traitement du transistor bipolaire PNP défini dans le circuit équivalent de l'IGBT (fig. A2.2) diffère de celui réservé à un transistor bipolaire classique. En effet, sa base très large implique un gain très faible de l'ordre de l'unité et son faible dopage (environ 10^{14} cm^{-3}) entraîne un nombre de porteurs minoritaires (trous) injectés dans la base très supérieur au niveau de dopage (conditions de forte injection). Ainsi les approximations habituellement faites pour élaborer les équations de transport dans les transistors bipolaires classiques ne sont plus justifiées dans le cas de l'IGBT. Le courant de la base (électrons) et celui du collecteur (trous) sont de même direction le long de la base (couche épitaxie N-). Ce qui implique que les équations de transport dans le transistor PNP peuvent être décrites en utilisant les équations de transport ambipolaire 1-D.

En régime permanent, en supposant que l'on soit en régime de forte injection de porteurs minoritaires dans la base les conditions aux limites pour les porteurs excédentaires sont données dans [Hef90a] par:

$$\delta p(x = 0) = P_0 \quad et \quad \delta p(x = w) = 0 \qquad \text{EA2. 1}$$

Où "P_0" est la concentration utilisée comme une variable pour l'élaboration du modèle.




Fig.A2.2 Schéma définissant les différentes jonctions du transistor PNP et le système de coordonnées utilisées pour l'élaboration du modèle de transistor bipolaire de l'IGBT [Hef91]

En conduction directe, la zone de charge d'espace (ZCE) correspondant à la jonction base-collecteur figure (III.14) est polarisée en inverse et sa largeur est donnée par [Hef91] :

$$W_{\mathrm{bcj}} = W_{\mathrm{B}} - W = \left(\frac{2\mathcal{E}_{\mathrm{Si}}(V_{\mathrm{bc}} + V_{\mathrm{bi}})}{qN_{\mathrm{scl}}}\right)^{\frac{1}{2}}, \quad [cm] \qquad \text{EA2. 2}$$

Où W_B est la largeur de la base, W la largeur de la ZCE dans la base N-, V_{bi} est le potentiel de diffusion de la jonction drain-source (jonction base-collecteur) pris comme paramètre du modèle, V_{bc} la tension base-collecteur, q la charge élémentaire ($q = 1.602\times10^{-19}$ C) et où $\mathcal{E}_{Si}$ [avec $\mathcal{E}_{Si}= 1.05\times10^{-12}$ F.cm^{-1}] est la permittivité du silicium

Et N_{scl} la concentration des porteurs majoritaires dans la ZCE base-collecteur définie par

$$N_{\mathrm{scl}} = N_{\mathrm{B}} + N_{\mathrm{sat}}, \quad [\mathrm{cm}^{-3}] \qquad \text{EA2. 3}$$

Où, N_B la concentration de la base et N_{sat} la composante de la concentration de porteurs majoritaires dans la ZCE due à la saturation.

Par ailleurs, la source de courant Icss représentant le courant de collecteur est définie dans [Hef94a, Hef94b] par

$$I_{\mathrm{css}} = \left(\frac{1}{1+\mathrm{b}}\right) I_{\mathrm{A}} + \left(\frac{\mathrm{b}}{1+\mathrm{b}}\right)\frac{4D_{\mathrm{p}}}{\mathrm{W}^2} Q, \quad [A] \qquad \text{EA2. 4}$$

Avec Q la charge des porteurs minoritaires stockés dans la base, I_A le courant d'émetteur (courant de collecteur de l'IGBT) D_p le coefficient de diffusion de trous défini de même manière que le coefficient de diffusion des électrons D_n par

$$D_{\mathrm{p}} = \frac{\mathrm{kT}}{\mathrm{q}}.\mu_{\mathrm{p}} = \mu_{\mathrm{T}}.\mu_{\mathrm{p}}, \quad et \quad D_{\mathrm{n}} = \frac{\mathrm{kT}}{\mathrm{q}}.\mu_{\mathrm{n}} = \mu_{\mathrm{T}}.\mu_{\mathrm{n}}, \quad [cm^2.s^{-1}] \qquad \text{EA2. 5}$$

Où k est la constante de Boltzmann ($k = 1.38\times10^{-23}$ J. K^{-1}), T la température, et où μ_T et b sont respectivement l'unité thermodynamique et le rapport ambipolaire des mobilités des électrons (μ_n) et trous (μ_p) définis par:

$$\mu_{\mathrm{T}} = \frac{\mathrm{kT}}{\mathrm{q}}, \quad [V] \quad et \quad \mathrm{b} = \frac{\mu_{\mathrm{n}}}{\mu_{\mathrm{p}}}, \qquad \text{EA2. 6}$$

La source Ibss correspondant au courant de la base à l'état statique a été définie dans [Hef94a] par

$$I_{\mathrm{bss}} = \frac{Q}{\tau_{\mathrm{HL}}} + \frac{Q^2}{{Q_{\mathrm{B}}}^2} \cdot \frac{4{N_{\mathrm{scl}}}^2}{{n_{\mathrm{i}}}^2} \cdot I_{\mathrm{sne}}, \qquad [A] \tag{EA2. 7}$$

Avec τ_{HL} la durée de vie des porteurs minoritaires dans la base en forte injection, n_i est la concentration intrinsèque de porteurs de charge et Q_B la charge des porteurs résiduels dans la base définie par

$$Q_{\mathrm{B}} = qAWN_{\mathrm{scl}}, \qquad [C] \tag{EA2. 8}$$

Où A en [cm^2] est la surface active du composant et I_{sne} est le courant de la saturation de la jonction émetteur-base donné dans [Hef94DETM] par :

$$I_{\mathrm{sne}} = \frac{\mathrm{q}{n_{\mathrm{i}}}^2 D_{\mathrm{ne}} A}{N_{\mathrm{E}} L_{\mathrm{E}}}, \qquad [A] \tag{EA2. 9}$$

Où D_{ne} est le coefficient des électrons dans l'émetteur [Hef94DETM], N_E la concentration de dopage dans l'émetteur, avec L_E la longueur de diffusion ambipolaire dans l'émetteur donnée par :

$$L_{\mathrm{E}} = \begin{cases} \sqrt{D_{\mathrm{ne}}\tau_{\mathrm{e}}}, & pour\ des\ émetteurs\ larges \\ W_{\mathrm{E}}, & pour\ des\ émetteurs\ étroits \end{cases} \quad [cm] \tag{EA2. 10}$$

Où τ_e est la durée de vie de l'émetteur et W_E est la largeur métallurgique de l'émetteur.

La résistance de base effective R_b apparait au niveau de l'émetteur du transistor bipolaire (anode de l'IGBT) parce qu'elle est parcourue en même temps par le courant de collecteur et le courant de base, elle s'écrit [Hef91b]

$$R_{\mathrm{b}} = \begin{cases} \dfrac{\mathrm{W}}{q\mu_{\mathrm{nc}} A N_{\mathrm{B}}}, & pour\ Q < 0 \\ \dfrac{\mathrm{W}}{q\mu_{\mathrm{eff}} A n_{\mathrm{eff}}}, & pour\ Q \geq 0 \end{cases}, \qquad [\Omega] \tag{EA2. 11}$$

Avec,

$$\mu_{\mathrm{eff}} = \mu_{\mathrm{n}} + \frac{\mu_{\mathrm{p}} \mathrm{Q}}{Q + qAW(N_{\mathrm{B}} + N_{\mathrm{sat}})}, \qquad [cm.V^{-1}.s^{-1}] \tag{EA2. 12}$$

Où μ_{eff} est la mobilité effective et n_{eff} est la concentration effective des porteurs minoritaires dans la base. Cette concentration est définie dans [Hef91b] par :

$$n_{\mathrm{eff}} = \frac{\frac{\mathrm{W}}{2L_{\mathrm{a}}}\left({N_{\mathrm{B}}}^2 + {P_0}^2 \cosh\left(\frac{\mathrm{W}}{L_{\mathrm{a}}}\right)\right)^{\frac{1}{2}}}{\operatorname{arc\,tanh}\left[\frac{\left({N_{\mathrm{B}}}^2 + {P_0}^2 \cosh^2\left(\frac{\mathrm{W}}{L_{\mathrm{a}}}\right)\right)^{\frac{1}{2}} \tanh\left(\frac{\mathrm{W}}{2L_{\mathrm{a}}}\right)}{N_{\mathrm{B}} + P_0 \cosh\left(\frac{\mathrm{W}}{L_{\mathrm{a}}}\right) \tanh\left(\frac{\mathrm{W}}{2L_{\mathrm{a}}}\right)}\right]}, \qquad [\mathrm{cm}^{-3}] \tag{EA2. 13}$$

Avec

$$P_0 = \frac{\mathrm{Q}}{qAL_{\mathrm{a}} \tanh\left(\frac{\mathrm{W}}{2\mathrm{L}}\right)}, \qquad [\mathrm{cm}^{-3}] \tag{EA2. 14}$$

L_a, la longueur de diffusion ambipolaire définie par

$$L_{\mathrm{a}} = \sqrt{D_{\mathrm{c}}\tau_{\mathrm{HL}}}, \qquad [cm] \tag{EA2. 15}$$

Où Dc est le coefficient de diffusion porteurs-porteurs défini par

$$D_c = 2\mu_T \frac{\mu_{nc}\mu_{pc}}{\mu_{nc} + \mu_{pc}}, \qquad [cm^2.s^{-1}] \qquad \text{EA2. 16}$$

Avec μ_{nc} et μ_{pc} sont respectivement les mobilités des électrons et trous dans la base. Leurs expressions seront définies plus tard.

En outre, l'expression de la tension émetteur-base (V_{eb}) a été définie dans [Hef91b] par :

$$V_{eb} = \begin{cases} V_{ebj} & pour\ Q \le 0 \\ V_{ebd} & pour\ Q > 0 \end{cases}, \qquad [V] \qquad \text{EA2. 17}$$

Avec V_{ebj} la tension de désertion de la jonction émetteur-base donnée par :

$$V_{ebj} = V_{bi} - \frac{(Q - Q_{bi})^2}{2qN_B\varepsilon_{Si}A^2}, \qquad [V] \qquad \text{EA2. 18}$$

Où Q_{bi} la charge intrinsèque (built-in charge) dans la jonction base-émetteur est donnée par :

$$Q_{bi} = \sqrt{2\varepsilon_{Si}qN_BV_{bi}}, \qquad [C] \qquad \text{EA2. 19}$$

Et V_{ebd} la tension de déplétion de cette même jonction émetteur-base définie par :

$$V_{ebd} = \frac{kT}{q}\, ln\left[\left(\frac{P_0}{{n_i}^2} + \frac{1}{N_B}\right)(N_B + P_0)\right] - \frac{D_c}{\mu_n}\ln\left(\frac{N_B + P_0}{N_B}\right), \qquad [V] \qquad \text{EA2. 20}$$

1.1.2. Le modèle de transistor MOS de l'IGBT

Le courant du MOSFET de l'IGBT (I_{MOS}) est une variante proposée par Hefner de la modélisation classique du courant dans le canal d'un MOSFET [Hef94]. Ce courant est donné par :

$$I_{MOS} = \begin{cases} 0, & pour \quad V_{gs} < V_T \\ k_{plin}\dfrac{(V_{gs} - V_T)V_{gs} - \dfrac{K_{plin}{V_{ds}}^2}{2K_{psat}}}{1 + \theta(V_{gs} - V_T)}, & pour \quad V_{ds} \le (V_{gs} - V_T)\dfrac{K_{plin}}{K_{psat}} \\ K_{psat}\dfrac{(V_{gs} - V_T)^2}{2(1 + \theta(V_{gs} - V_T))}, & pour \quad V_{ds} > (V_{gs} - V_T)\dfrac{K_{psat}}{K_{plin}} \end{cases} \qquad [A] \qquad \text{EA2. 21}$$

La quantité $(1+ \theta(V_{gs} - V_T))$ permet de tenir compte de la réduction de la mobilité des électrons dans le canal due au champ électrique transversal lorsque la tension de grille augmente, avec θ un facteur de correction, V_T la tension de seuil du MOSFET et V_{gs} la tension grille-source.

K_{plin} et k_{psat} sont respectivement les transconductances du MOSFET en zone résistive et zone de pincement ou saturation. Ces paramètres sont données à V_{ds} constant dans [Hef94] par :

$$K_{\mathrm{p}} = \left.\frac{\partial I_{\mathrm{MOS}}}{\partial V_{gs}}\right|_{V_{ds}=\mathrm{cst}} = \begin{cases} K_{plin} = \dfrac{\mathrm{l}}{\mathrm{L}}\mu_{\mathrm{n}} C_{\mathrm{ox}} V_{ds} \\ K_{psat} = \dfrac{\mathrm{l}}{\mathrm{L}}\mu_{\mathrm{n}} C_{\mathrm{ox}}(V_{gs} - V_T) \end{cases} [A.V^{-2}] \qquad \text{EA2. 22}$$

Où l, et L sont la largeur et la longueur du canal du MOS respectivement (paramètres technologiques). Et Cox est la capacité d'oxyde de grille (SiO_2) donnée par :

$$C_{ox} = \frac{\varepsilon_0 . \varepsilon_{(SiO_2)}}{T_{ox}}, [F.\mathrm{cm}^{-2}] \qquad \text{EA2. 23}$$

Avec ε_0 la permittivité du vide, $\varepsilon_{(SiO2)}$ la permittivité relative de l'oxyde de grille et T_{ox} son épaisseur.

Il est important de souligner que la transconductance de sortie, dans la zone de saturation des caractéristiques de l'IGBT, est plus importante que dans un MOSFET classique. Ceci est dû à l'augmentation du gain en courant du transistor bipolaire lorsque *W* diminue (effet Early) et à la multiplication par avalanche dans la jonction base-collecteur [Amm98].

1.1.3. Chute de tension aux bornes de l'IGBT

La chute de tension aux bornes de l'IGBT, V_{AC} peut être attribuée à trois composantes : la tension aux bornes de la jonction émetteur-base V_{eb}, la tension aux bornes du MOSFET V_{ds}, et la chute de tension due à la résistance série R_b traduisant les pertes dues aux différentes résistances de contact et la résistance dans le silicium.

$$V_{\mathrm{AC}} = V_{\mathrm{ds}} + V_{\mathrm{eb}} + R_{\mathrm{b}} I_{\mathrm{A}}, \qquad [V] \qquad \text{EA2. 24}$$

1.2. Modèle dynamique

La figure (A2.3) représente le schéma électrique équivalent de l'IGBT dans lequel sont illustrées toutes les capacités de structure du composant.




Fig A2.3 Circuit équivalent détaillé d'une cellule IGBT de type N.[Mit91]

Ainsi, la capacité grille-source C_{gs} dans le MOS est la somme des capacités oxyde-métallisation C_m et celle de l'épaisseur de l'oxyde au-dessus de la source C_{oxs} [Mit91].

La capacité C_{dsj} entre drain et source correspondant à la jonction drain-source est donnée dans [Mit91, Hef93a] par :

$$C_{\mathrm{dsj}} = \frac{(A - A_{\mathrm{gd}})\varepsilon_{\mathrm{Si}}}{W_{\mathrm{dsj}}}, \qquad [F] \qquad \text{EA2. 25}$$

Où A, est la surface active de la cellule IGBT, A_{gd} la surface équivalente de l'espace du MOSFET, ε_{Si} la permittivité du silicium. W_{dsj} la longueur de la zone de désertion drain-source est équivalente à celle de la zone de désertion base-collecteur W_{bcj} donnée par :

$$W_{\mathrm{dsj}} = W_{\mathrm{bcj}} = \sqrt{\frac{2\varepsilon_{\mathrm{Si}}(V_{\mathrm{bc}} - V_{\mathrm{bi}})}{qN_{\mathrm{scl}}}}, \qquad [m] \qquad \text{EA2. 26}$$

La capacité grille-drain C_{gd} est donnée dans [Hef93] par :

$$C_{\mathrm{gd}} = \begin{cases} C_{\mathrm{ox}}, & pour \quad V_{\mathrm{ds}} \leq V_{\mathrm{gs}} - V_{\mathrm{td}} \\ \dfrac{C_{\mathrm{ox}} \, . C_{\mathrm{gdj}}}{C_{\mathrm{ox}} + C_{\mathrm{gdj}}}, & pour \; V_{\mathrm{ds}} > V_{\mathrm{gs}} - V_{\mathrm{td}}, \end{cases} \quad [F] \qquad \text{EA2. 27}$$

Où Vtd et Vds sont respectivement les tensions de seuil de la zone de désertion grille-drain et drain-source. L'expression de la capacité de déplétion grille-drain est donnée par :

$$C_{\mathrm{gdj}} = \frac{A_{\mathrm{gdj}} \, \varepsilon_{\mathrm{Si}}}{W_{\mathrm{gdj}}}, \qquad [F] \qquad \text{EA2. 28}$$

Où W_{gdj} est la longueur de la zone de désertion grille-drain exprimée comme suit :

$$W_{\mathrm{gdj}} = \sqrt{\frac{2\varepsilon_{\mathrm{Si}}(V_{\mathrm{dg}} - V_{\mathrm{td}})}{q(N_{\mathrm{B}} + N_{\mathrm{sat}})}}, \qquad [m] \qquad \text{EA2. 29}$$

Concernant le transistor bipolaire, la capacité émetteur-base est égale à la somme de la capacité de diffusion de la jonction émetteur-base C_{ebd} et de la capacité de désertion C_{ebj}. L'expression de la capacité C_{cer} représentant la capacité de redistribution collecteur-émetteur est donnée dans [Hef94a] par :

$$C_{\mathrm{cer}} = \frac{\mathrm{Q}C_{\mathrm{bcj}}}{3Q_{\mathrm{B}}}, \qquad [F] \qquad \text{EA2. 30}$$

Où Q est la charge des minoritaires en [C] et C_{bcj} est la capacité de déplétion base-collecteur donnée par :

$$C_{\mathrm{bcj}} = \frac{\mathrm{A}\varepsilon_{\mathrm{Si}}}{W_{\mathrm{bcj}}}, \qquad [F] \qquad \text{EA2. 31}$$

Et Q_B est la charge de porteurs résiduels dans la base donnée par :

$$Q_{\mathrm{B}} = qA \, WN_{\mathrm{scl}}, \qquad [C] \qquad \text{EA2. 32}$$

Les différents courants capacitif du modèle dynamique de l'IGBT sont illustrés sur le schéma équivalent du circuit électrique figure (III.15). L'élément en parallèle avec la source de courant Ibss n'est pas une vraie capacité. Cet élément représente l'évacuation de la charge Q du transistor et permet d'écrire le courant transitoire traversant la jonction base-émetteur ainsi que les autres courants capacitifs comme suit :

$$I_{\mathrm{ceb}} = \frac{\mathrm{dQ}}{\mathrm{dt}}, \qquad I_{\mathrm{ccer}} = C_{\mathrm{cce}} \frac{\mathrm{d}V_{\mathrm{ec}}}{\mathrm{dt}} \; et \; I_{\mathrm{cds}} = C_{\mathrm{dsj}} \frac{\mathrm{d}V_{\mathrm{ds}}}{\mathrm{dt}}, \qquad [A] \qquad \text{EA2. 33}$$

Où I_{ceb} le courant capcitifs émetteur-base, I_{ccer} courant de redistribution émetteur-collecteur, et I_{cds} le courant capacitif drain-source. De même que les courants capacitifs grille-source I_{cgs} et grille-drain I_{cdg} sont donnés par :

$$I_{\mathrm{cgs}} = C_{\mathrm{gs}} \frac{\mathrm{d}V_{\mathrm{gs}}}{\mathrm{dt}} \quad et \quad I_{\mathrm{cdg}} = C_{\mathrm{gd}} \frac{\mathrm{d}V_{\mathrm{dg}}}{\mathrm{dt}}, \qquad [A] \qquad \text{EA2. 34}$$

1.2.1 Phénomène d'Avalanche

Ce modèle tient compte également de plusieurs autres phénomènes tels que le phénomène d'avalanche ainsi que le courant de génération thermique dans la zone de désertion base-collecteur. Dans [Bal87] on trouve l'expression du courant de génération thermique I_{gen} donnée par :

$$I_{\mathrm{gen}} = \frac{\mathrm{qA}n_{\mathrm{i}}}{\tau_{\mathrm{HL}}} W_{\mathrm{bcj}}, \qquad [A] \qquad \text{EA2. 35}$$

et dans [Cha79], celle du courant de multiplication traversant la jonction base-collecteur qui est modélisé par une source de courant I_{mult} représentant le flux d'électron dû à la multiplication par avalanche dans la jonction.

$$I_{\mathrm{mult}} = (M-1)(I_{\mathrm{A}} + I_{\mathrm{MOS}}) + M.I_{\mathrm{gen}}, \qquad [A] \qquad \text{EA2. 36}$$

Où M est le facteur de multiplication dans le cas d'une structure homogène donné par :

$$\mathrm{M} = \frac{1}{1 - \left(\frac{V_{\mathrm{cb}}}{BV_{\mathrm{cbo}}}\right)^{BVn}} \qquad \text{EA2. 37}$$

Avec BV_{cbo} la tension de claquage de la jonction base-collecteur dans le silicium pour la structure homogène donnée par :

$$BV_{\mathrm{cbo}} = BV_{\mathrm{f}} * 1.69\, 10^{18} (N_{\mathrm{B}} + N_{\mathrm{sat}})^{-0.75}, \qquad [V] \qquad \text{EA2. 38}$$

Et BV_n est un facteur qui dépend essentiellement du semi-conducteur et du type de dopage et BV_f est un facteur de correction qui dépend de la tension de claquage et du type de dopage.

1.2.2. Phénomènes secondaires

Le modèle de l'IGBT prend en compte des phénomènes secondaires tels que la réduction de la mobilité à forte concentration de porteurs libres, ainsi que la prise en compte de la vitesse de saturation des porteurs traversant la jonction base-collecteur. Ces effets secondaires ainsi que le phénomène de multiplication dans la base ne modifient pas qualitativement, mais quantitativement, le fonctionnement de l'IGBT [Hef90b]. La résolution explicite de ces phénomènes secondaires n'est pas simple compte tenu du couplage entre les différents phénomènes physiques. La mise en équation est donc comportementale [Hef94a, Hef94b].

Dans [Sze81], on trouve les expressions de la vitesse des charges traversant la jonction base-collecteur, et celle du courant des minoritaires qui traversent la jonction et qui correspond à des porteurs en vitesse limite compte tenu du fort champ électrique qui règne dans la zone de charge. En pratique, ce courant est constant car les recombinaisons sont faibles dans la zone de charge d'espace. Ainsi la vitesse des charges ν qui traversent la jonction base-collecteur est donnée par :

$$\nu = \frac{\mu E}{1 + \frac{\mu E}{\nu_{sat}}}, \qquad [cm.s^{-1}] \qquad \text{EA2. 39}$$

Où ν_{sat} est la vitesse de saturation des porteurs due à un fort champ électrique E. Ainsi dans ces conditions, le courant des porteurs minoritaires traversant cette jonction est issu des porteurs en vitesse limite dû au fort champ électrique dans la zone de charge d'espace(ZCE) Ainsi le courant des électrons i_n dans la ZCE est donné par :

$$i_n = qAn_{zce}\nu_{nsatl}, \qquad [A] \qquad \text{EA2. 40}$$

Où n_{ZCE} est la concentration des électrons dans la ZCE. Les recombinaisons électron-trous étant faibles dans la ZCE, ce courant est donc faible. L'équation (E.III.49) permet donc d'évaluer la concentration en électron dans la zone de charge d'espace (ZCE) qui résulte des électrons en transition dans cette zone [Amm98]. On peut ainsi exprimer la concentration des électrons transitant dans la ZCE par :

$$n_{zce} = \frac{i_n}{qA\nu_{nsatl}}, \qquad [cm^{-3}] \qquad \text{EA2. 41}$$

En appliquant le même raisonnement aux trous qui transitent dans la ZCE, on peut obtenir l'expression de la concentration totale des porteurs qui transitent dans cette zone par :

$$N_{sat} = \frac{I_c}{qA\nu_{nsatl}} - \frac{I_{MOS}}{qA\nu_{nsatl}}, \qquad [cm^{-3}] \qquad \text{EA2. 42}$$

Où $\nu_{nsat} = 1.434\ 10^{+9}\ T^{-0.87}$ et $\nu_{psat} = 1.624\ 10^{+8}\ T^{-0.52}$ sont les vitesses de saturation des électrons et trous respectivement en fonction de la température [Bal87].

La mobilité correspondant à la collision porteur-porteurs sous forte concentration est donnée sous forme inverse par la relation empirique [Hef94a, Hef94b]

$$\frac{1}{\mu_c} = \frac{\delta p \ln(1 + \alpha_2 (\delta p)^{-\frac{2}{3}})}{\alpha_1}, \qquad [cm^{-2}.V.s] \qquad \text{EA2. 43}$$

Où α_1 et α_2 sont des constantes empiriques.

Et δp la concentration des minoritaires en excès dans la base

$$\delta p = P_0 \frac{\sinh(\frac{W}{2L})}{\sinh(\frac{W}{L})}, \qquad [cm^{-3}] \qquad \text{EA2. 44}$$

Ainsi on peut exprimer la mobilité des électrons dans la base par :

$$\mu_{nc} = \frac{1}{\frac{1}{\mu_n} + \frac{1}{\mu_c}}, \qquad [cm.V^{-1}.s^{-1}] \qquad \text{EA2. 45}$$

Et celle des trous par

$$\mu_{pc} = \frac{1}{\frac{1}{\mu_p} + \frac{1}{\mu_c}}, \qquad [cm.V^{-1}.s^{-1}] \qquad \text{EA2. 46}$$

Après avoir décrit le modèle physique de l'IGBT NPT à canal N développé par Hefner sur lequel a été inspiré notre modèle électrique, il est important de présenter comment ces différents paramètres physiques sont impactés par la température. Ainsi dans ce qui va suivre, nous paramétrons ces grandeurs physiques liées à la physique des semi-conducteurs par la température en se basant sur des travaux de Hefner.

2. Paramètres d'entrée du modèle d'Hefner dépendant de la température

Afin de rendre compte de l'influence de la température sur les propriétés physiques et électrique de composant IGBT, les paramètres du modèle électrique d'Hefner sont fonction de la température. Nous rappelons ici comment la température est prise en compte dans ces différents paramètres physiques. Dans ces expressions T_0 et T_j représentent respectivement la température de référence (300K) et la température considérée.

Ainsi, l'impact de la température sur la durée de vie des porteurs (τ_{HL}) est traduite dans [Hef92] par :

$$\tau_{HL}(T_j) = \tau_{HL0}.\left(\frac{T_j}{T_0}\right)^{-\tau_{HL1}}, \qquad [s] \qquad \text{EA2. 47}$$

Avec τ_{HL0} est la durée de vie de porteurs dans la base à la température de référence T_0 ($\tau_{HL0} = 2.0\times10^{-6}$ s à 300K) et τ_{HL1} est un coefficient de température relatif au haut niveau de la durée de vie des porteurs dans la base ($\tau_{HL1} = 1.5$)

L'influence de la température sur la tension de seuil (V_t) du MOSFET a été également prise en compte dans [Hef92] par :

$$V_t(T_j) = V_{t0} + V_{t1}(T_j - T_0), \qquad [V] \qquad \text{EA2. 48}$$

Où V_{t0} est la tension de seuil du MOSFET à T_0 (avec $V_{t0} \approx 6$ Volts à 300K) et V_{t1} est le coefficient de température lié à la tension seuil du MOSFET ($V_{t1} = -9.0 \times10^{-3}$ V.K^{-1})

Les paramètres de transconductance K_{psat} et K_{plin} utilisées dans les expressions du courant de MOSFET dépendent aussi de la température [Rei04, Hef92IEEE] :

$$K_{plin}(T_j) = K_{plin0}.\left(\frac{T_0}{T_j}\right)^{K_{plin1}} \; et \; K_{psat}(T_j) = K_{psat0}.\left(\frac{T_j}{T_0}\right)^{K_{psat1}}, \qquad [A.V^{-2}] \qquad \text{EA2. 49}$$

Où K_{plin0} et K_{psat0} sont les transconductances respectivement dans les zones linéaire et saturée à T_0 (K_{plin0} =23.32 A.V^{-2} et K_{psat0} = 8.71 A.V^{-2}). K_{plin1}, K_{psat1} sont les coefficients de température de transconductances relatifs respectivement aux zones linéaire et saturée (K_{plin1} = 1.0286 A.V^{-2} et K_{psat1} = 2. 1032 A.V^{-2})

Le courant de saturation de la jonction émetteur-base sera exprimé en fonction de la température par l'expression empirique [Hef94a] :

$$I_{sne}(T_j) = \frac{I_{sne0}.(T_j/T_0)^{I_{sne1}}}{\exp[\frac{E_g}{k}.(\frac{1}{T_j} - \frac{1}{T_0})]}, \qquad [A] \qquad \text{EA2. 50}$$

Pour E_g le gap du silicium (E_g = 1.2 eV)
k = 1.38 × 10^{-23} $J.K^{-1}$ = 1.38 × 10^{-23}.K^{-1}/(1.602× 10^{-19} eV), la constant de Boltzmann
$E_g/k \approx 14000$ $(eV)^{-1}.K^{-1}$
Où I_{sne0} est le courant de saturation de la jonction émetteur-base à T_0 (I_{sne0} = 6.0 × 10^{-14} A) et I_{sne1} est le coefficient de la température lié au courant de saturation (I_{sne1} = 0 .5 A).
La concentration intrinsèque en porteurs libres dans le silicium en fonction de la température est donnée dans [Hef94b] par :

$$n_i(T_j) = \frac{n_{i0}.T_j^{1.5}}{\exp(\frac{7000}{T_j})}, \qquad [cm^{-3}] \qquad \text{EA2. 51}$$

Avec n_{i0} la concentration intrinsèque à T_0 avec (n_{i0} = 3. 88 ×10^{16} cm^{-3} à T_0 = 300 K)
Les expressions des mobilités des électrons et des trous en fonction de la température sont dans [Hef94b] par :

$$\mu_n(T_j) = \mu_{n0}.(T_0/T_j)^{2.5} \quad et \quad \mu_p(T_j) = \mu_{p0}.(T_0/T_j)^{2.5}, \qquad [cm^2V^{-1}s^{-1}] \qquad \text{EA2. 52}$$

Où μ_{n0} et μ_{p0} sont respectivement les mobilités des électrons et trous à T_0 avec (μ_{n0} = 1500 $cm^2.V^{-1}.s^{-1}$ et μ_{p0} = 450 $cm^2.V^{-1}.s^{-1}$). Les expressions des coefficients de diffusion des électrons et des trous en fonction de la température sont [Hef92]

$$D_n(T_j) = \mu_{n0}\left(\frac{kT_j}{q}\right), \quad et \quad D_p(T_j) = \mu_{p0}\left(\frac{kT_j}{q}\right), \qquad [cm^2.s^{-1}] \qquad \text{EA2. 53}$$

Les vitesses de saturation des électrons et des trous sont exprimées par les relations suivantes [Bal87]

$$v_{nsat}(T_j) = v_{nsat0}.(T_0/T_j)^{0.87} et\ v_{psat}(T_j) = v_{psat0}.(T_0/T_j)^{0.52}, \qquad [cm.s^{-1}] \qquad \text{EA2.54}$$

Où vnsat0 et vpsat0 sont les vitesses de saturation respectivement des électrons et trous à T_0 avec (v_{nsat0} = 10^7 $cm.s^{-1}$ et v_{psat0}= 3.87 ×10^6 $cm.s^{-1}$). Les expressions α1 et α2 de l'expression empirique de la réduction de mobilité sont exprimées en fonction de la température comme suit [Hef92]

$$\alpha1(T_j) = \alpha10.(T_j/T_0)^{1.5}\ [cm^{-1}V^{-1}.s^{-1}]\ et\ \alpha2(\boldsymbol{T}_j) = \alpha20.(T_j/T_0)^2\ [cm^{-2}] \qquad \text{EA2. 55}$$

Où α10 et α20 sont ces mêmes expressions à T_0 avec (α10 = 1.04 ×10^{21} $cm^{-1}.V^{-1}.s^{-1}$ et α20= 7.45×10^{13} cm^{-2}).
La puissance instantanée dissipée dans chaque macro-cellule est déterminée en utilisant les composantes internes du courant, car une partie de l'énergie fournie aux bornes électriques de chaque macrocellule est dissipée en chaleur et le reste est stocké dans les capacités internes. Les éléments du courant dans l'IGBT qui sont responsables de la puissance dissipée instantanée sont décrits dans la figure (A2.4).
L'énergie fournie aux éléments capacitifs est stockée dans les condensateurs jusqu'à ce qu'elle soit retournée au circuit externe ou transférée à d'autres éléments internes. En revanche, l'énergie fournie à la capacité de redistribution collecteur-émetteur « Ccer » figure (A2.3) est dissipée immédiatement en chaleur [Hef92]. La puissance totale dissipée est donnée par [Hef94b]:




Fig.A2.4 Schéma équivalent du modèle de l'IGBT de Hefner et composante de puissance dissipée dans chaque cellule [Hef94b]

$$P_{tot} = P_{ic} + P_{imult} + P_{ib} + P_{imos} + P_{iRb}, \quad [W] \qquad \text{EA2. 56}$$

Où chacune des composantes de la puissance indiquée dans la figure (A2.4) est calculée en termes de tension et de courant des nœuds comme suit :

$$\begin{gathered} P_{ic} = (I_{css} + I_{ccer}).V_{ec} \\ P_{imult} = I_{imult} \cdot V_{ds} \\ P_{imos} = I_{mos} \cdot V_{d} \\ P_{ib} = I_{bss} \cdot V_{eb} \\ P_{irb} = I_{A} \cdot V_{A} \end{gathered} \qquad \text{EA2. 57}$$

Annexe 3: Extraction de paramètres du Modèle

Avant de pouvoir passer à la simulation, il existe une étape indispensable permettant de définir tous les paramètres dits technologiques intrinsèques au composant lors de sa fabrication. Cette étape se nomme le reverse engineering. En effet, cette étape est essentielle pour pouvoir élaborer la structure sous n'importe quel logiciel, dans le cas où les données technologiques ne sont pas disponibles.

1. Reverse engineering

Cette étape consiste à définir la physique et la géométrie d'une puce semi-conductrice. Cela revient à :
- Identifier les différentes couches, leur disposition et les matériaux qui les constituent
- Identifier les différentes régions semi-conductrices ainsi que leur type
- Déterminer les dimensions et les épaisseurs des couches
- Déterminer les profils de dopage des régions semi-conductrices.

Pour obtenir toutes ces caractéristiques, différents types d'analyses doivent être menés. Tout d'abord, des micro-sections sont réalisées afin d'observer l'agencement des couches et leurs dimensions. Elles sont complétées par des révélations chimiques pour faire apparaître les différentes régions semi-conductrices. Une fois l'agencement de la structure dégagé, des analyses SIMS (Secondary Ion Mass Spectrometer) s'avèrent indispensables pour déterminer les profils de dopage.
Ces résultats expérimentaux sont finalement complétés par des résultats de simulation physique : les dimensions et les dopages connus sont utilisés pour une première modélisation. Différentes valeurs sont testées pour les données manquantes, tant que les caractéristiques électriques obtenues par simulation ne correspondent pas à celles de la datasheet donnée par le constructeur.
Pour ce qui nous concerne, nous avons utilisé pour la modélisation électrique de l'IGBT, le modèle d'IGBT d'Hefner, l'un des modèles analytiques les plus complets et destiné à la simulation de circuits. Ce modèle requiert des paramètres d'IGBT qui peuvent être soit donnés (datsheet) soit extraits expérimentalement. Ainsi, cette partie se consacre à l'extraction de ces différents paramètres nécessaires au modèle d'IGBT d'Hefner afin de réaliser nos simulations des IGBT.
L'extraction des paramètres du modèle d'IGBT d'Hefner nécessite la réalisation de deux principales expériences sur le composant IGBT qui fait l'objet des simulations.

- Test de circuit à tension de drain constante permet la mesure de la tension de grille et de drain, ainsi que les formes d'ondes de courant en statique afin d'extraire I_{sne}, K_{plin}, K_{past}, N_B, Γ_{HL}, V_T, V_{TD}, W_B et θ

  Test de circuit sur charge résistive permet la mesure de tension de grille et de drain ainsi que les formes d'ondes de courant lors de la commutation de fermeture (turn on) afin d'extraire A_{gd}, C_{gs}, C_{oxd} et V_{TD}

2. Les paramètres issus des caractéristiques statiques

- **La surface active de l'IGBT (A)**

La surface active (A) du composant est issue de la datasheet délivrée par le constructeur. Toutefois, une idée de cette valeur peut être renseignée à partir du calibre en courant du composant.

$$A = \frac{I_{CM}}{J} \qquad \text{EA3.1}$$

Où I_{CM} est le courant maximal de collecteur (datasheet) et J est la densité de courant. Une valeur de J entre 100A.cm et 250A.cm est acceptable pour une première estimation [Brya06].

- **La tension de seuil (Vt0)**

A partir de la caractéristique statique courant-tension de la datasheet ou de la mesurée, il est possible d'extraire la tension seuil. On trace la courbe de la figure (A3.1) dans la zone de saturation.




Fig A3.1 Détermination de la valeur de V_{t0} (de l'IGBT SIGC100T60R3)

- **Paramètres de courant du MOS (K_{psat0}, θ, K_{plin0})**

Les expressions théoriques de ces paramètres données dans [Hef94b] font appel au courant du MOS I_{MOS} qui découle du courant total (I_C) de l'IGBT [Bry06].

$$I_{MOS} = \frac{b}{b+1} I_C \,, \qquad avec \;\; b = \frac{\mu_n}{\mu_p} = 3.333 \Rightarrow \;\; I_{MOS} = 0.769 \times I_C \qquad \text{EA3.2}$$

La transconductance de la région de saturation K_{psat0} peut s'obtenir à partir de la relation suivante :

$$I_{MOS} = \frac{K_{psat0}}{2} (V_{ge} - V_{t0})^2 \qquad \text{EA3.3}$$

A partir d'une caractéristique statique mesurée et pour une valeur de V_{ge} donnée dans la zone de saturation ainsi que le courant correspondant on détermine K_{psat0}.
Le paramètre de correction θ permettant de prendre en compte le champ transversal dans le canal MOSFET est donné par l'expression du courant de MOSFET en saturation et à V_{ge} faible.

$$\theta = \frac{K_{psat0} \dfrac{(V_{ge} - V_{t0})^2}{2I_{MOS}} - 1}{(V_{ge} - V_{t0})} \qquad \text{EA3.4}$$

La transconductance de la région linéaire K_{plin0} nécessite de définir la résistance dynamique (résistance à l'état passant) du MOSFET R_{on}^{mos} et celle de l'IGBT R_{on}^{igbt} ainsi nous avons :

$$R_{on}^{mos} = \frac{1}{\left[\dfrac{\partial I_{MOS}}{\partial V_{ds}}\right]_{Vds=0}}, \quad \text{avec} \qquad R_{on}^{mos} = \frac{R_{on}^{igbt}}{0.769} \qquad \text{EA3.5}$$

A partir du modèle de l'équation du modèle qui caractérise le fonctionnement ohmique du MOSFET dans la région linéaire on écrit :

$$\frac{\partial \mathrm{I_{MOS}}}{\partial \mathrm{V_{ds}}} = K_{psat0}\left[\frac{(V_{gs} - V_{t0}) - \frac{K_{plin0}}{2K_{psat0}}\mathrm{V_{ds}}}{1+\theta(V_{gs} - V_{t0})}\right],$$

$$=> \quad K_{plin0} = \frac{1}{\mathrm{R}_{\mathrm{on}}^{\mathrm{mos}}}\frac{1+\theta(V_{gs} - V_{t0})}{(V_{gs} - V_{t0})} \qquad \text{EA3.6}$$

La caractéristique statique courant-tension mesurée en régime linéaire pour une tension V_{ge} maximale permet de déterminer la valeur de la résistance dynamique de l'IGBT (résistance totale qui apparaît entre l'émetteur et le collecteur lorsque le transistor conduit en régime linéaire ou ohmique) figure (A3.2).

$$\mathrm{R}_{on}^{igbt} = \frac{(V_{CE}(a) - V_{CE}(b))}{I_C(a) - I_C(b)} \qquad \text{EA3.7}$$




Fig A3.2 Détermination de la valeur de la résistance dynamique de l'IGBT [Bry06].

- **Le courant de saturation Isne**

Le courant de saturation de la jonction émetteur-base Isne est estimé dans [Bry06]. Son ordre de grandeur empirique initial est compris 10^{-14} A et 10^{-12} A .

- **La durée de vie dans la base (τ_{HL})**

Elle est obtenue à partir des mesures dynamiques à l'ouverture (turn-off) en particulier le courant de queue figure (A3.3) [Bry06].




Fig A3.3 Courant de l'IGBT à l'ouverture [Bry06]

Le taux de décroissance du courant de queue lié à la durée de vie. Dans [Hef88] la décroissance du courant de l'IGBT du au courant de trainage pour une tension de collecteur constante est donnée par :

$$I_C(t) = \frac{I_C(0^+)}{\left\{\left[\frac{I_C(0^+)}{I_k{}^{\Gamma}} + 1\right]\exp\left(\frac{t}{\Gamma_{HL}}\right) - \frac{I_C(0^+)}{I_k{}^{\Gamma}}\right\}}, \qquad avec \quad I_k{}^{\Gamma} = \frac{q^2A^2D_p q n_i{}^2}{I_{sne}\Gamma_{HL}} \quad \text{EA3.8}$$

Où $I_C(t)$ est le courant de collecteur. Cette expression peut être réécrite pour $t > 2\Gamma_{HL}$

$$I_C(t) = \frac{I_C(0^+)}{\left[\frac{I_C(0^+)}{I_k{}^{\Gamma}} + 1\right]}\exp\left(-\frac{t}{\Gamma_{HL}}\right) \quad \text{EA3.9}$$

3. Les paramètres issus des caractéristiques dynamiques

- **La surface équivalente de la région grille-drain du MOSFET(A_{gd})**

La capacité de sortie C_{oss} et la capacité renversée de transfert C_{rss} sont données dans la datasheet. Ces capacités sont mesurées à Vge = 0 et les expressions suivantes s'appliquent (Notation MOS) [Chi04]

$$\begin{cases} C_{oss} = C_{ge} + C_{ds} \\ C_{rss} = C_{gd} \end{cases} \quad \text{EA3.10}$$

Les capacités du MOSFET sont définies par :

$$C_{gdj} = \frac{A_{gd}\,\varepsilon_{si}}{W_{gdj}} \text{ et } C_{ds} = \frac{A_{ds}\,\varepsilon_{si}}{W_{ds}} \quad \text{EA3.11}$$

Avec Ads = A – Adg la surface équivalente de l'espace drain-source du MOSFET à Vge = 0 ou vgs =0
On peut supposer que la capacité de Miller se compose seulement de la capacité de déplétion de grille-drain $C_{gd} = C_{gdj}$ et la couche de déplétion a un profil uniforme ($W_{gdj} = W_{ds}$)
Pour ces conditions :

$$\frac{A_{gd}}{A - A_{gd}} = \frac{C_{rss}}{C_{oss} - C_{rss}} \quad \text{EA3.12}$$

- **La concentration de la base (N_B)**

La valeur de la concentration de la base N_B est estimée dans [Bry06] comme suit :

$$N_B = 2.88\ 10^{17} {V_{BR}}^{-1} \quad \text{EA3.13}$$

Où V_{BR} est la tension de claquage (Breakdown voltage)

- **La longueur totale de la base(W_B)**

Dans [Brya06] la longueur de la base peut être déterminée à partir de l'expression suivante

$$W_B = \frac{\varepsilon E_C}{qN_B} \quad \text{EA3.14}$$

Où E_C est la valeur critique de champ électrique pour le silicium, $E_C = 2\ 10^5 Vcm^{-1}$ à $3\ 10^5\ Vcm^{-1}$

- **Capacités du MOSFET (Coxd, Cgs)**

Les valeurs de capacité C_{ox} et C_{gs} sont obtenues à partir de la courbe de charge de grille (Typical Gate Charge) de la figure (A3.4) donnée dans la datasheet [Chi04].




Fig A3.4 Courbe de charge de grille [Chi04].

Les capacités de grille-source(Cgs) et oxyde (Cox) sont définies à partir des expressions suivantes :

$$C_{gs} = \frac{\Delta Q_1}{\Delta V_1}, \ et \quad C_{ox} = \frac{\Delta Q_3}{\Delta V_3} - \frac{\Delta Q_1}{\Delta V_1} \qquad EA3.15$$

- **La tension de seuil de la zone de désertion grille-drain (V_{td})**

Une première estimation de la tension de seuil de la zone de désertion grille-drain a pour ordre de grandeur empirique : V_{td} de 0 à (-3) V

- **La tension de la concentration de la jonction (V_{bi})**

Une valeur standard entre (0.6 V) et (0.7 V) peut être utilisée comme valeur initiale du paramètre Vbi.

- **Les coefficients Bvf et Bvn**

Ces coefficients sont estimés à partir des données envisagées par la littérature pour un semi-conducteur et une tension d'avalanche donnée [Amm98, Bli81].

Identification de paramètres d'entrée du modèle de Hefner qu'il faut extraire pour la modélisation et simulation l'IGBT. Ces paramètres sont listés dans le tableau (A3.1) (**SIGC100T65R3E** 200A/600V)

Paramètres	Définition	Technique d'extraction	Valeur à T_0
A [m^2]	Surface active du composant	Paramètres technologiques	73 10^{-6}
V_{t0}[V]	Tension de seuil du composant	Caractéristiques statiques	5.02
K_{psat0}[AV^{-2}]	La transconductance de la région de saturation	Caractéristiques statiques	14.5
Θ[V^{-1}]	Paramètres de correction	Caractéristiques statiques	2.0 10^{-3}
K_{plin0}[AV^{-2}]	La transconductance de la région linéaire	Caractéristiques statiques	63
I_{sne}[A]	Le courant de saturation de la jonction émetteur-base	Empirique	10^{-12} A à 10^{-14} A
τ_{HL}[s]	Durée de vie dans la base	Mesures dynamiques (turn off)	0.510^{-5}
A_{gd}[m^2]	Surface équivalente de la région grille-drain du MOSFET	Datasheet (C_{oss} &C_{rss})	58.4 10^{-6}
N_B [cm^{-3}]	Concentration de la base	Datasheet	1.0 10^{14} – 2.0 10^{14}
W_B[µm]	Longueur totale de la base	Datasheet	70
C_{gs}[nF]	Capacité grille-source	Courbe de charge de grille (typical gate charge) datasheet	12.0
C_{oxd}[nF]	Capacité de l'oxyde de Grille	Courbe de charge de grille (typical gate charge) datasheet	16.8
I_{MOS}	Courant des électrons transitant par le canal du MOSFET.	Datasheet et theorie	0.769 I_C
B_{vf}, B_{vn}	coefficients empiriques	Empirique	1.0, 5.0
V_{bi} [V]	Tension de concentration de la jonction drain-source	[Amm98, Bli81]	0.6 - 0.7 V
ε_{si} [Fcm^{-1}]	Constante diélectrique du silicium	[Amm98, Bli81]	10^{-10} Fm^{-1}
μ_p [$cm^2V^{-1}s^{-1}$]	Mobilité des trous	[Amm98, Bli81]	0.045
μ_n [$cm^2V^{-1}s^{-1}$]	Mobilité des électrons	[Amm98, Bli81]	0.15
n_i[cm^{-3}]	Concentration intrinsèque	[Amm98, Bli81]	1.45 10^{16}
V_{td}[V]	Tension de seuil de la zone de désertion grille-drain	Empirique	0 à -3 V

Tab A3.1 Paramètres d'entrée du modèle de l'IGBT de Hefner