Caractérisation électrique des transistors d’architecture innovante pour les longueurs de grilles décananométriques

Electrical Characterization of sub 100nm MOS transsitors with innovative architecture

• Auteur / Autrice : Cheikh Diouf
• Direction : Gérard Ghibaudo, Antoine Cros
• Type : Thèse de doctorat
• Discipline(s) : Nano electronique et nano technologies
• Date : Soutenance le 31/10/2013
• Etablissement(s) : Grenoble
• Ecole(s) doctorale(s) : École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble ; 199.-....)
• Partenaire(s) de recherche : Laboratoire : Institut de microélectronique, électromagnétisme et photonique (Grenoble ; 2001-2007) - Laboratoire de génie électrique (Grenoble)
• Jury : Président / Présidente : Georges Brémond
• Jury : Examinateurs / Examinatrices : Antoine Cros, Stéphane Monfray
• Jury : Rapporteurs / Rapporteuses : Pascal Masson, Emmanuel Dubois

Mots clés

Mots clés contrôlés

Circuits logiques transistor-transistor

Mots clés libres

Caractérisation

Transistor

Mos

Characterization

Transistor

Mos

Résumé

La taille du transistor MOS ne cesse de diminuer pour des questions de performance et de rentabilité de fabrication. Les procédés de fabrication évoluent, l'architecture se complexifie et les méthodologies d'extraction de paramètres électriques doivent être adaptées. C'est ainsi que dans un premier temps, les effets d'un recuit haute pression sous atmosphère hydrogène (HPH2) ou deutérium (HPD2) sur le transistor MOS sont étudiés en détail dans cette thèse. La comparaison des performances apportées en termes de transport électronique et de dégradations engendrées en fiabilité a permis de montrer que le HPD2 présente un meilleur compromis. Une étude des effets d'un canal silicium-germanium (SiGe) sur les performances des transistors MOS est ensuite réalisée. L'incorporation du SiGe a permis d'atténuer l'impact négatif sur les performances des charges contenues dans l'empilement de grille. La présence de ces charges est d'ailleurs confirmée par l'analyse des effets néfastes d'un oxyde de grille à haute permittivité, utilisé entre autre pour faciliter la miniaturisation. Dans un deuxième temps, la « fonction Y » a été étendue en régime de saturation afin d'extraire la vitesse de saturation qui est un indicateur de performance obtenu dans les mêmes conditions que le courant ION. En outre, la problématique liée à l'extraction de la charge d'inversion sur des transistors courts et à forte tension de drain VD a été résolue grâce à des mesures à hautes fréquences réalisées sur une structure deux ports. Ceci a rendu possible l'obtention de la mobilité effective, de la vitesse moyenne et de la vitesse limitante sur des transistors déca-nanométriques.

The MOS gate length is continuously downscaling because of the need of higher performance and cost-effectiveness. In addition to the fabrication process, the device architecture is being more and more complex and parameters extraction need to be adapted. First in this thesis, the effects of high pressure final anneal with hydrogen (HPH2) or deuterium (HPD2) on MOSFET properties is investigated. The transport performances and reliability degradation comparison allow to consider HPD2 as a good compromise. The effect of a silicon-germanium (SiGe) channel is also studied. It is demonstrated that SiGe channel decreases defects located in the high-κ gate stack. The presence of these defects is confirmed by the study of the negative effects of a high-k as a gate oxide. Secondly, the “Y function” method is extended to the saturation regime to reliably extract saturation velocity, obtained in the same conditions as ION current. The problematic due to inversion charge estimation in short devices is solved using high frequency measurements with a two ports structure. Then, effective mobility, average velocity and limiting velocity are obtained in ultra-scaled devices.