Thèse soutenue

Caractérisation électrique de transistors sans jonctions avec simulation numérique
FR  |  
EN
Accès à la thèse
Auteur / Autrice : Dae-Young Jeon
Direction : Mireille Mouis
Type : Thèse de doctorat
Discipline(s) : Sciences et technologie industrielles
Date : Soutenance le 23/10/2013
Etablissement(s) : Grenoble en cotutelle avec 239 - Korea University
Ecole(s) doctorale(s) : École doctorale électronique, électrotechnique, automatique, traitement du signal (Grenoble ; 199.-....)
Partenaire(s) de recherche : Equipe de recherche : Institut de la Microélectronique, Electromagnétisme et Photonique
Jury : Président / Présidente : Gérard Ghibaudo
Examinateurs / Examinatrices : Laurent Montes, Gyu Tae Kim, Lorenzo Spadini, Jean Martins, Thibaud Delahaye, Luca Perniola
Rapporteurs / Rapporteuses : Jong-Tae Park, Moongyu Jang, Antonio Pascoal

Résumé

FR  |  
EN

L'invention du premier transistor à Bell lab's, dans le groupe de W. Shockley, en 1947 a été suivie d'une ère de développement des circuits intégrés (IC). Depuis plusieurs dizaines d'années, la dimension critique des transistors métal/oxyde/semi-conducteurs (les transistors MOS), la longueur physique de la grille, a diminué à un rythme régulier. Cette évolution, motivée par des raisons économiques, a été anticipée par G. Moore, et est de ce fait connue sous le nom de "loi de Moore". La dimension de grille a d'ores et déjà été réduite de plus de 2 ordres de grandeur et, dans son édition2012, l'association ITRS prédit qu'elle décroîtra encore, de 22nm en 2011 à environ 6nm en 2026 [1].Toutefois, cette réduction des dimensions fait apparaître un certain nombre d'effets secondaires qui altèrent le fonctionnement idéal des transistors MOS [2].